LAsset: An LLM-assisted Security Asset Identification Framework for System-on-Chip (SoC) Verification

Resumo Técnico: LAsset

1. O Problema

A complexidade crescente dos Sistemas em Chip (SoC) e designs de IP (Propriedade Intelectual) tem tornado a garantia de segurança cada vez mais difícil. Um passo fundamental na verificação de segurança pre-silicon (antes da fabricação) é a identificação de ativos de segurança (security assets).

• Definição: Ativos de segurança são componentes de hardware ou elementos de dados cuja proteção é essencial para manter a Confidencialidade, Integridade e Disponibilidade (CID) do sistema.
• Desafio Atual: Tradicionalmente, essa identificação é feita manualmente por especialistas, o que é:
  • Ineficiente e demorado: Não escala para designs grandes e complexos.
  • Propenso a erros: Depende da experiência individual.
  • Limitado: Ferramentas existentes (como SAIF ou LASHED) muitas vezes identificam ativos apenas após analisar vulnerabilidades (o que inverte a ordem lógica do fluxo de verificação) ou dependem excessivamente de convenções de nomenclatura de sinais, falhando em designs que não seguem esses padrões.
• Consequência: A falta de identificação precoce de ativos críticos leva a vulnerabilidades não detectadas até a fase post-silicon, onde a correção é extremamente custosa.

2. Metodologia: O Framework LAsset

O LAsset é um framework automatizado inovador que utiliza Modelos de Linguagem de Grande Escala (LLMs) para identificar ativos de segurança a partir de especificações de design e descrições em nível de transferência de registradores (RTL). O framework segue o padrão SA-EDI (Security Annotation for Electronic Design Integration) e as diretrizes IEEE P3164.

O processo é dividido em três agentes sequenciais (modulares):

A. Pré-processamento de Entrada

• Extração de Módulos: O LLM analisa o repositório RTL para filtrar módulos não relevantes e selecionar apenas os críticos para segurança (ex: CPU, PMP), ignorando módulos de aplicação genéricos.
• Sumarização Modular de Especificações: Utiliza uma abordagem de Retrieval-Augmented Generation (RAG) para criar resumos técnicos concisos das especificações de alto nível, contextualizando o módulo dentro do SoC.
• Análise de RTL: Dois parsers baseados em LLM extraem portas de I/O, sinais internos e registradores, garantindo que nenhum elemento estrutural seja ignorado.

B. Geração de Ativos

• Utiliza aprendizado in-context com poucos exemplos (few-shot) para ensinar o LLM a distinguir ativos conceituais (o "o quê" deve ser protegido, ex: chave de criptografia) de ativos estruturais (o "onde" está no hardware, ex: registrador de chave).
• Identifica Ativos Primários (alvos diretos de ataque) e Ativos Secundários (componentes que facilitam o acesso aos primários, como barramentos ou buffers).
• Mapeia os ativos conceituais para suas representações estruturais no RTL.

C. Refinamento e Validação
Para garantir a confiabilidade e reduzir falsos positivos, o framework aplica três etapas de refinamento:

1. Análise de Cenários de Ataque: O LLM gera cenários de ataque plausíveis (ex: injeção de falhas, vazamento de informação) para cada candidato. Se não houver um cenário de ataque viável, o ativo é descartado.
2. Mapeamento CWE (Common Weakness Enumeration): Os ativos são cruzados com o banco de dados da MITRE. Apenas ativos que podem ser mapeados para vulnerabilidades específicas (CWEs) relevantes são mantidos.
3. Auto-crítica (Self-critique): Um prompt de revisão verifica a coerência entre o RTL, os objetivos de segurança e os cenários de ataque.
4. Cálculo do Grau de Influência (DoI): Para ativos secundários, calcula-se uma métrica quantitativa baseada na conectividade de bits com o ativo primário para medir o impacto potencial de uma vulnerabilidade.

3. Principais Contribuições

• Inovação: Primeiro framework a utilizar LLMs para identificação automatizada de ativos de segurança em SoCs e IPs.
• Versatilidade: Funciona com entradas combinadas (Especificações + RTL) ou apenas RTL, suportando Verilog, SystemVerilog e VHDL.
• Compreensibilidade: Não apenas lista ativos, mas associa justificativas de segurança, modelos de ameaças e IDs de CWE a cada ativo, fornecendo contexto acionável.
• Confiabilidade: O estágio de refinamento com validação cruzada (CWE e auto-crítica) garante uma lista de alta fidelidade.

4. Resultados Experimentais

O framework foi testado em dois cenários principais:

• SoC: Processador RISC-V NEORV32.
• IPs: 21 blocos de IP de código aberto (OpenTitan, OpenCores), incluindo criptografia (AES, SHA-3), interfaces (GPIO, UART) e controladores.

Métricas de Desempenho:

• Taxa de Recall (Recall Rate):
  • Designs de IP: Até 93,21% (com Especificação + RTL), superando a ferramenta anterior de referência (Nath et al.) que obteve 83,33%.
  • Designs de SoC: Até 90,67% (com Especificação + RTL).
• Comparação de Abordagens: A abordagem combinada (Especificações + RTL) superou consistentemente o uso de apenas RTL, pois as especificações em linguagem natural ajudam o LLM a entender o comportamento operacional e a interconectividade.
• Análise de Custo-Tempo: O estudo avaliou diferentes modelos de LLM (GPT-4o, GPT-5, etc.). O modelo GPT-5-nano foi identificado como o melhor candidato para um equilíbrio eficiente entre desempenho, tempo de execução e custo monetário.

5. Significado e Impacto

O LAsset representa um avanço significativo na verificação de segurança de hardware:

• Automação Escalável: Transforma um processo manual e limitado em um fluxo automatizado capaz de lidar com a complexidade dos SoCs modernos.
• Mudança de Paradigma: Desloca a identificação de ativos para a etapa inicial do fluxo de verificação (antes da modelagem de ameaças), permitindo uma proteção mais robusta desde o início do ciclo de vida do design.
• Padronização: Alinha-se com o padrão emergente SA-EDI, facilitando a integração de ferramentas de segurança no fluxo de desenvolvimento de IP e SoC.
• Redução de Riscos: Ao identificar precocemente ativos críticos e suas dependências, reduz a probabilidade de falhas de segurança custosas serem descobertas após a fabricação do chip.

Em suma, o LAsset utiliza a capacidade de raciocínio contextual dos LLMs para preencher a lacuna entre a complexidade do design de hardware e a necessidade de verificação de segurança rigorosa, oferecendo uma solução escalável, precisa e baseada em padrões.