Design of An Energy Efficient Toggled MRAM Bit-Cell

Resumen Técnico: Diseño de una celda de bit de MRAM con conmutación (Toggled) de alta eficiencia energética

Planteamiento del problema
El artículo aborda las limitaciones de las tecnologías actuales de Memoria de Acceso Aleatorio Magnética de Torque de Transferencia de Espín (STT-MRAM), específicamente los altos requisitos de corriente de escritura (~100 µA) y los bajos márgenes de detección que dificultan su escalabilidad y comercialización. Si bien la STT-MRAM ofrece no volatilidad y alta resistencia, la demanda de altas corrientes de escritura restringe el escalado de los transistores. Además, las uniones de túnel magnético (MTJ) convencionales suelen depender de una anisotropía magnética en el plano (IMA), la cual carece de la estabilidad y eficiencia requeridas para los dispositivos nanoelectrónicos de próxima generación. Los autores identifican la necesidad de una arquitectura de memoria que minimice las tasas de error de conmutación, reduzca el consumo de energía y mejore la velocidad de conmutación sin depender únicamente de densidades de corriente elevadas.

Metodología
Los autores proponen un diseño para una celda de bit de Memoria de Acceso Aleatorio Magnética de Conmutación por Torque de Espín (TST-MRAM) que aprovecha el efecto de Anisotropía Magnética Controlada por Voltaje (VCMA). El estudio emplea simulaciones micromagnéticas utilizando el toolkit NIST-Simulmag para modelar la precesión de la magnetización y el comportamiento de conmutación de la celda propuesta.

Elementos metodológicos clave:

• Interfaces de materiales: El diseño utiliza interfaces de materiales específicas, notablemente estructuras de Metal Pesado (HM) / Cobalto-Hierro-Boro (CoFeB) / No Magnético (NM) / Óxido de Magnesio (MgO) (por ejemplo, Ta/CoFeB/MgO y W/CoFeB/MgO). Estas interfaces se han diseñado para inducir una fuerte Anisotropía Magnética Perpendicular interfacial (iPMA).
• Modelado físico: La simulación se basa en la ecuación de Landau-Lifshitz-Gilbert-Slonczewski (LLGS), que rige la dinámica de la magnetización bajo la influencia de campos magnéticos efectivos, torque de transferencia de espín y amortiguamiento.
• Parámetros de simulación: El estudio modela varios parámetros, incluyendo factores de magnetización, resistividad, constantes de anisotropía y dimensiones geométricas (por ejemplo, un espesor de capa libre de 1.49 nm para CoFeB y 1.4 nm para MgO). Las simulaciones rastrean la evolución de la magnetización en las direcciones x, y, z a través de intervalos de tiempo dinámicos para evaluar el rendimiento de la conmutación.

Contribuciones Clave
El artículo presenta tres contribuciones primarias al campo del diseño de memorias espintrónicas:

1. Diseño de TST-MRAM basado en VCMA: Los autores proponen un diseño de celda de bit de MRAM con conmutación que utiliza el efecto VCMA para facilitar una conmutación rápida y un consumo de potencia de conmutación extremadamente bajo. Este diseño logra una baja relación de amortiguamiento, un alto coeficiente de anisotropía y una gran orientación de polaridad magnética en la dirección z.
2. Consideración de la orientación azimutal: A diferencia de los diseños de memoria magnética clásicos, este trabajo considera explícitamente la orientación azimutal en un plano focal para mejorar la estabilidad de la celda de bit.
3. Perspectiva micromagnética: El estudio proporciona un análisis teórico y gráfico detallado de los efectos micromagnéticos, ofreciendo una comprensión profunda de parámetros críticos como los factores de magnetización, la orientación polar y la orientación azimutal necesarios para el nuevo diseño de la celda de bit de MRAM con conmutación.

Resultados
Las simulaciones micromagnéticas arrojaron los siguientes resultados cuantitativos para la celda de bit de TST-MRAM asistida por VCMA propuesta:

• Rendimiento de conmutación: El diseño demuestra mejoras significativas en los tiempos de acceso de lectura y escritura en comparación con las tecnologías existentes. El artículo reporta mejoras del 216% y 568% en los tiempos de lectura/escritura respecto a STT-MRAM, y del 113% y 366% respecto a la MRAM de Torque de Órbita de Espín (SOT-MRAM).
• Magnetización y anisotropía: El diseño optimizado logró una magnetización principal máxima de 950 kA/m en la capa ferromagnética. Se encontró que el coeficiente anisotrópico era 21 veces mayor que el de las celdas STT-MRAM estándar y 20 veces mayor que el de las celdas SOT-MRAM.
• Amortiguamiento y polarización: La relación de amortiguamiento mostró un aumento significativo (reportado como 403% y 416% en relación con las configuraciones de MTJ en el plano e interfacial perpendicular, respectivamente), mientras que el factor de polarización se redujo en un 22% y 26% en comparación con STT-MRAM y SOT-MRAM, respectivamente.
• Parámetros específicos: Los parámetros finales del diseño incluyeron una longitud de canal de 70 nm, una orientación polar magnética de 70.9°, un campo de anisotropía magnética de 1884.9 kA/m y una constante de amortiguamiento de 0.0035. El tiempo dinámico total para el desarrollo de la celda de memoria basada en conmutación se registró en aproximadamente 2.02–2.04 µs.

Significancia y Reivindicaciones
El artículo afirma que el diseño de la celda de bit de TST-MRAM propuesta ofrece una vía viable hacia regímenes de conmutación de sub-nanosegundos y de ultra bajo consumo de energía para la memoria no volátil. Al integrar el efecto VCMA con interfaces específicas de HM/CoFeB/MgO, el diseño logra minimizar las tasas de error de conmutación y los requisitos de potencia manteniendo una alta estabilidad térmica (apuntando a un factor de estabilidad de 75 para chips de 128 GB).

Los autores sostienen que esta celda de bit es adecuada para aplicaciones en aeroespacial, almacenamiento de memoria, computación cuántica y aplicaciones espaciales. Concluyen que el diseño supera a las alternativas de vanguardia en términos de velocidad de conmutación, eficiencia energética y estabilidad, posicionándolo como un fuerte candidato para futuras unidades de computación basadas en espín. El trabajo sugiere que se podrían lograr avances adicionales en la memoria basada en espín mediante la exploración de la lógica de pared de dominio, aunque esto se señala como una dirección futura y no como un resultado actual.