Design of An Energy Efficient Toggled MRAM Bit-Cell

Resumo Técnico: Projeto de uma Célula de Bit MRAM Toggled de Alta Eficiência Energética

Definição do Problema
O artigo aborda as limitações das tecnologias atuais de Memória Magnética de Acesso Aleatório por Torque de Transferência de Spin (STT-MRAM), especificamente os altos requisitos de corrente de escrita (~100 µA) e as baixas margens de leitura que dificultam a escalabilidade e a comercialização. Embora a STT-MRAM ofereça não volatilidade e alta durabilidade, a demanda por altas correntes de escrita restringe o escalonamento de transistores. Além disso, as Junções de Túnel Magnético (MTJs) convencionais frequentemente dependem de anisotropia magnética no plano (IMA), que carece da estabilidade e eficiência necessárias para dispositivos nanoeletrônicos de próxima geração. Os autores identificam a necessidade de uma arquitetura de memória que minimize as taxas de erro de comutação, reduza o consumo de energia e melhore a velocidade de comutação sem depender exclusivamente de altas densidades de corrente.

Metodologia
Os autores propõem um projeto para uma célula de bit de Memória Magnética de Acesso Aleatório de Torque de Spin Toggled (TST-MRAM) que aproveita o efeito de Anisotropia Magnética Controlada por Voltagem (VCMA). O estudo emprega simulações micromagnéticas utilizando o toolkit NIST-Simulmag para modelar a precessão da magnetização e o comportamento de comutação da célula proposta.

Elementos metodológicos principais incluem:

• Interfaces de Materiais: O projeto utiliza interfaces de materiais específicas, notadamente estruturas de Metal Pesado (HM) / Cobalto-Ferro-Boro (CoFeB) / Não-Magnético (NM) / Óxido de Magnésio (MgO) (ex: Ta/CoFeB/MgO e W/CoFeB/MgO). Essas interfaces são projetadas para induzir uma forte Anisotropia Magnética Perpendicular interfacial (iPMA).
• Modelagem Física: A simulação baseia-se na equação de Landau-Lifshitz-Gilbert-Slonczewski (LLGS), que governa a dinâmica da magnetização sob a influência de campos magnéticos efetivos, torque de transferência de spin e amortecimento.
• Parâmetros de Simulação: O estudo modela vários parâmetros, incluindo fatores de magnetização, resistividade, constantes de anisotropia e dimensões geométricas (ex: espessura da camada livre de 1,49 nm para CoFeB e 1,4 nm para MgO). As simulações rastreiam a evolução da magnetização nas direções x, y e z ao longo de intervalos de tempo dinâmicos para avaliar o desempenho de comutação.

Principais Contribuições
O artigo apresenta três contribuições primárias para o campo do design de memória espintrônica:

1. Design de TST-MRAM Baseado em VCMA: Os autores propõem um design de célula de bit MRAM toggled que utiliza o efeito VCMA para facilitar a comutação rápida e o consumo de potência de comutação extremamente baixo. Este design alcança um baixo coeficiente de amortecimento, alto coeficiente de anisotropia e uma grande orientação de polaridade magnética na direção z.
2. Consideração da Orientação Azimutal: Diferente dos designs clássicos de memória magnética, este trabalho considera explicitamente a orientação azimutal em um plano focal para aumentar a estabilidade da célula de bit.
3. Insight Micromagnético: O estudo fornece uma análise teórica e gráfica detalhada dos efeitos micromagnéticos, oferecendo insights profundos sobre parâmetros críticos como fatores de magnetização, orientação polar e orientação azimutal necessários para o novo design de célula de bit TST-MRAM.

Resultos
As simulações micromagnéticas produziram os seguintes resultados quantitativos para a célula de bit TST-MRAM assistida por VCMA proposta:

• Desempenho de Comutação: O design demonstra melhorias significativas nos tempos de acesso de leitura e escrita em comparação com tecnologias existentes. O artigo relata melhorias de 216% e 568% nos tempos de leitura/escrita em relação à STT-MRAM, e de 113% e 366% em relação à STT-MRAM de Torque de Spin-Órbita (SOT)-MRAM.
• Magnetização e Anisotropia: O design otimizado alcançou uma magnetização principal máxima de 950 kA/m na camada ferromagnética. O coeficiente anisotrópico foi encontrado 21 vezes maior que o das células STT-MRAM padrão e 20 vezes maior que o das células SOT-MRAM.
• Amortecimento e Polarização: O coeficiente de amortecimento mostrou um aumento significativo (reportado como 403% e 416% em relação às configurações de MTJ no plano e perpendicular interfacial, respectivamente), enquanto o fator de polarização foi reduzido em 22% e 26% em comparação com STT-MRAM e SOT-MRAM, respectivamente.
• Parâmetros Específicos: Os parâmetros finais do design incluíram um comprimento de canal de 70 nm, uma orientação polar magnética de 70,9°, um campo de anisotropia magnética de 1884,9 kA/m e uma constante de amortecimento de 0,0035. O tempo dinâmico total para o desenvolvimento da célula de memória baseada em toggle foi registrado em aproximadamente 2,02–2,04 µs.

Significância e Alegações
O artigo afirma que o design da célula de bit TST-MRAM proposto oferece um caminho viável para regimes de comutação de sub-nanossegundos e ultra-baixo consumo de energia para memória não volátil. Ao integrar o efeito VCMA com interfaces HM/CoFeB/MgO específicas, o design consegue minimizar as taxas de erro de comutação e os requisitos de potência, mantendo alta estabilidade térmica (visando um fator de estabilidade de 75 para chips de 128 GB).

Os autores afirmam que esta célula de bit é adequada para aplicações em aeroespacial, armazenamento de memória, computação quântica e aplicações espaciais. Eles concluem que o design supera as alternativas de última geração em termos de velocidade de comutação, eficiência energética e estabilidade, posicionando-o como um forte candidato para futuras unidades de computação baseadas em spin. O trabalho sugere que novos avanços na memória baseada em spin poderiam ser alcançados explorando a lógica de parede de domínio, embora isso seja observado como uma direção futura e não um resultado atual.