Design of An Energy Efficient Toggled MRAM Bit-Cell

Technische Zusammenfassung: Design einer energieeffizienten Toggled-MRAM-Bitzelle

Problemstellung
Die vorliegende Arbeit befasst sich mit den Einschränkungen aktueller STT-MRAM-Technologien (Spin-Transfer Torque Magnetic Random-Access Memory), insbesondere dem hohen Schreibstrombedarf (~100 µA) und den geringeren Sense-Margen, welche die Skalierbarkeit und Kommerzialisierung behindern. Während STT-MRAM Nichtflüchtigkeit und hohe Ausdauer bietet, begrenzt die Nachfrage nach hohen Schreibströmen die Transistor-Skalierung. Herkömmliche magnetische Tunnelkontakte (MTJs) basieren zudem oft auf in-plane magnetischer Anisotropie (IMA), der die Stabilität und Effizienz fehlt, die für nächste Generationen nanoelektronischer Geräte erforderlich sind. Die Autoren identifizieren die Notwendigkeit einer Speicherarchitektur, welche die Fehlerraten beim Schalten minimiert, den Stromverbrauch reduziert und die Schaltgeschwindigkeit verbessert, ohne ausschließlich auf hohe Stromdichten angewiesen zu sein.

Methodik
Die Autoren schlagen ein Design für eine Toggled Spin Torque Magnetic Random-Access Memory (TST-MRAM) Bitzelle vor, die den Effekt der spannungsgesteuerten magnetischen Anisotropie (VCMA) nutzt. Die Studie verwendet mikromagnetische Simulationen mit dem NIST-Simulmag-Toolkit, um die Präzession der Magnetisierung und das Schaltverhalten der vorgeschlagenen Zelle zu modellieren.

Wesentliche methodische Elemente sind:

• Materialgrenzflächen: Das Design nutzt spezifische Materialgrenzflächen, insbesondere HM/CoFeB/NM/MgO-Strukturen (z. B. Ta/CoFeB/MgO und W/CoFeB/MgO). Diese Grenzflächen sind so konstruiert, dass sie eine starke periphere magnetische Anisotropie (iPMA) induzieren.
• Physikalische Modellierung: Die Simulation basiert auf der Landau-Lifshitz-Gilbert-Slonczewski (LLGS)-Gleichung, welche die Dynamik der Magnetisierung unter dem Einfluss effektiver Magnetfelder, Spin-Transfer-Torque und Dämpfung regelt.
• Simulationsparameter: Die Studie modelliert verschiedene Parameter wie Magnetisierungsfaktoren, Resistivität, Anisotropiekonstanten und geometrische Dimensionen (z. B. eine freie Schichtdicke von 1,49 nm für CoFeB und 1,4 nm für MgO). Die Simulationen verfolgen die Entwicklung der Magnetisierung in x-, y- und z-Richtung über dynamische Zeitintervalle, um die Schaltleistung zu bewerten.

Wesentliche Beiträge
Die Arbeit präsentiert drei primäre Beiträge auf dem Gebiet des spintronischen Speicherdesigns:

1. VCMA-basiertes TST-MRAM-Design: Die Autoren schlagen ein Toggled-MRAM-Bitzellendesign vor, das den VCMA-Effekt nutzt, um schnelles Schalten und extrem niedrige Schaltleistung zu ermöglichen. Dieses Design erreicht ein niedriges Dämpfungsverhältnis, einen hohen Anisotropiekoeffizienten und eine große magnetische polare Orientierung in der z-Richtung.
2. Berücksichtigung der Azimutalen Orientierung: Im Gegensatz zu klassischen magnetischen Speicherdesigns berücksichtigt diese Arbeit explizit die azimutale Orientierung in einer Fokalebene, um die Stabilität der Bitzelle zu erhöhen.
3. Mikromagnetische Erkenntnisse: Die Studie liefert eine detaillierte theoretische und grafische Analyse mikromagnetischer Effekte und bietet tiefe Einblicke in kritische Parameter wie Magnetisierungsfaktoren, polare Orientierung und azimutale Orientierung, die für ein neuartiges Toggled-MRAM-Bitzellendesign erforderlich sind.

Ergebnisse
Die mikromagnetischen Simulationen ergaben die folgenden quantitativen Ergebnisse für die vorgeschlagene VCMA-unterstützte TST-MRAM-Bitzelle:

• Schaltleistung: Das Design zeigt signifikante Verbesserungen bei den Lese- und Schreibzugriffszeiten im Vergleich zu bestehenden Technologien. Die Arbeit berichtet von Steigerungen von 216 % und 568 % bei den Lese-/Schreibzeiten im Vergleich zu STT-MRAM sowie von 113 % und 366 % im Vergleich zu Spin-Orbit-Torque (SOT)-MRAM.
• Magnetisierung und Anisotropie: Das optimierte Design erreichte eine maximale Hauptmagnetisierung von 950 kA/m in der ferromagnetischen Schicht. Der Anisotropiekoeffizient war 21-mal größer als der von Standard-STT-MRAM-Zellen und 20-mal größer als der von SOT-MRAM-Zellen.
• Dämpfung und Polarisation: Das Dämpfungsverhältnis zeigte eine signifikante Zunahme (berichtet als 403 % und 416 % relativ zu In-Plane- und Grenzflächen-perpendikulären MTJ-Konfigurationen), während der Polarisationsfaktor im Vergleich zu STT-MRAM bzw. SOT-MRAM um 22 % bzw. 26 % reduziert wurde.
• Spezifische Parameter: Die finalen Designparameter umfassten eine Kanallänge von 70 nm, eine magnetische polare Orientierung von 70,9°, ein magnetisches Anisotropiefeld von 1884,9 kA/m und eine Dämpfungskonstante von 0,0035. Die gesamte dynamische Zeit für die Entwicklung der Toggle-basierten Speicherzelle wurde mit etwa 2,02–2,04 µs erfasst.

Bedeutung und Ansprüche
Das Paper behauptet, dass das vorgeschlagene TST-MRAM-Bitzellendesign einen gangbaren Weg zu ultra-niedrigen Leistungsbereichen und Sub-Nanosekunden-Schaltregimen für nichtflüchtige Speicher darstellt. Durch die Integration des VCMA-Effekts mit spezifischen HM/CoFeB/MgO-Grenzflächen minimiert das Design erfolgreich die Schaltfehlerraten und den Leistungsbedarf bei gleichzeitiger Aufrechterhaltung einer hohen thermischen Stabilität (mit einem Zielwert für den Stabilitätsfaktor von 75 für 128 GB Chips).

Die Autoren behaupten, dass dieses Bitzellendesign für Anwendungen in der Luft- und Raumfahrt, der Speichertechnik, dem Quantencomputing und Weltraumanwendungen geeignet ist. Sie kommen zu dem Schluss, dass das Design staatlich etablierte Alternativen in Bezug auf Schaltgeschwindigkeit, Energieeffizienz und Stabilität übertrifft und es somit als starken Kandidaten für zukünftige spinbasierte Recheneinheiten positioniert. Die Arbeit legt nahe, dass weitere Fortschritte in der spinbasierten Speicherung durch die Erforschung der Domänenwand-Logik erzielt werden könnten, was jedoch als zukünftige Richtung und nicht als aktuelles Ergebnis vermerkt ist.