Design and Implementation of SHA-256 Accelerator on FPGA for Edge Devices

Imaginez l'internet comme une ville géante et bouillonnante où des milliards d'appareils discutent constamment, partagent des secrets et déplacent de l'argent. Pour garder cette ville à l'abri des voleurs et des menteurs, les résidents utilisent un type spécial de sceau numérique appelé « hash ». Considérez un hash comme une empreinte digitale unique pour un morceau de donnée : si vous tapez ne serait-ce qu'une lettre différemment, l'empreinte change complètement, prouvant que le message a été altéré. L'un des sceaux les plus fiables de cette ville s'appelle SHA-256. C'est un puzzle mathématique complexe qui transforme n'importe quel message en une chaîne fixe de nombres. Bien que les ordinateurs soient doués pour résoudre ces puzzles, ils peuvent être lents et gourmands en électricité, surtout lorsqu'il s'agit de petits appareils comme des capteurs intelligents ou des gadgets de l'Internet des Objets (IoT) fonctionnant sur batterie. Si ces petits appareils gaspillent trop de puissance pour verrouiller leurs données, leurs batteries se vident rapidement et le réseau de sécurité de la ville s'éteint.

C'est ici que commence l'histoire de Gunjan Thakur et de son équipe. Ils ont posé une question simple : pouvons-nous construire une machine minuscule et super efficace pour résoudre ces puzzles SHA-256 sans épuiser la batterie ? Ils n'ont pas seulement écrit un programme informatique pour faire les mathématiques ; ils ont conçu un accélérateur matériel personnalisé spécifiquement pour les circuits intégrés programmables (FPGA), qui sont comme des planches de Lego pour l'électronique pouvant être remodelées pour convenir à n'importe quel travail. Leur objectif était de créer un design assez rapide pour suivre le rythme de la discussion de la ville, mais assez doux en termes de consommation d'énergie pour permettre aux appareils de durer longtemps.

La principale découverte de l'équipe est une nouvelle façon astucieuse d'organiser les mathématiques à l'intérieur de ce matériel. Imaginez que vous êtes un boulanger préparant un type spécifique de biscuit qui nécessite 64 étapes. Habituellement, vous feriez une étape, vous attendriez, puis feriez la suivante, et ainsi de suite. Les chercheurs ont décidé d'utiliser une technique appelée « déroulement de boucle 2X » (2X loop unrolling). Dans leur conception, la machine ne fait pas seulement une étape à la fois ; elle saisit deux étapes et les réalise simultanément en un seul battement de cœur. C'est comme avoir un boulanger avec deux jeux de mains qui peut mélanger deux fournées de pâte exactement au même moment. Pour s'assurer que cette vitesse ne gaspille pas d'énergie, ils ont également ajouté le « partitionnement d'horloge » (clock gating). Considérez cela comme un interrupteur intelligent qui éteint automatiquement l'alimentation de toute partie de la machine qui ne travaille pas actuellement, afin qu'aucune énergie ne soit gaspillée dans des engrenages inactifs.

Lorsqu'ils ont testé ce nouveau design sur une carte de circuit spécifique appelée Nexys A7, les résultats se sont révélés prometteurs. La machine fonctionnait à une vitesse de 50 MHz et parvenait à traiter 1,47 million de hashs par seconde (1,47 Mhps). Plus important encore, elle a accompli tout cela en utilisant seulement 0,11 Watt de puissance. En comparant la quantité de travail effectuée à l'énergie utilisée, le design a atteint une efficacité énergétique de 13,37 Mhps/W. Les chercheurs ont comparé leur travail à d'autres designs et ont constaté que, bien que certaines autres machines soient plus rapides, elles dévoraient l'énergie comme une voiture de sport, et d'autres étaient économes mais trop lentes. Leur design, cependant, a trouvé un point d'équilibre, offrant un compromis équilibré qui le rend adapté au monde des appareils de bord (edge devices) à ressources limitées.

Il est important de noter que ces résultats ont été obtenus grâce à des simulations et des tests sur la carte FPGA spécifique mentionnée, et non en faisant fonctionner le dispositif dans une ville réelle pleine de variables imprévisibles. L'équipe a vérifié que sa machine produisait les empreintes digitales numériques correctes pour 100 messages de test différents, correspondant parfaitement aux résultats attendus. Ils ont également montré que leur design utilisait une petite quantité de ressources de la carte, n'occupant qu'environ 3,92 % des blocs logiques disponibles. Bien qu'ils n'aient pas prétendu qu'il s'agissait du design le plus rapide ou le plus puissant jamais réalisé, ils ont démontré qu'il s'agit d'une solution hautement efficace pour les environnements à faible consommation. En combinant le traitement « deux à la fois » avec des interrupteurs intelligents d'économie d'énergie, ils ont prouvé qu'il est possible de sécuriser les appareils de bord sans sacrifier l'autonomie de leur batterie.