⚛️ quantum physics

Strictly Local Tile-Code Architectures on Two-Dimensional Planar Lattices

यह शोध पत्र एक 2D वर्गाकार जाली (square lattice) पर चार टाइल-कोड परिवारों के लिए सिंड्रोम निष्कर्षण (syndrome extraction) को लागू करने हेतु निकटतम-पड़ोसी SWAP-आधारित रूटिंग योजनाओं की एक व्यापक खोज प्रस्तुत करता है, जो यह प्रदर्शित करता है कि हालांकि ऐसे कनेक्टिविटी प्रतिबंध अनियंत्रित लेआउट की तुलना में सर्किट-स्तर के थ्रेशोल्ड को दो से तीन गुना कम कर देते हैं, फिर भी ये रूट किए गए टाइल कोड पर्याप्त रूप से कम भौतिक त्रुटि दरों (लगभग 0.08% से नीचे) पर सतह कोड (surface code) की तुलना में प्रति तार्किक क्वबिट कम भौतिक क्वबिट की आवश्यकता रखते हैं।

मूल लेखक: Yoonjin Bae, Chae-Yeun Park

प्रकाशित 2026-07-08

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Yoonjin Bae, Chae-Yeun Park

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

कल्पना कीजिए कि आप एक सुपर-शक्तिशाली कंप्यूटर बनाने की कोशिश कर रहे हैं जो उन समस्याओं को हल कर सके जिन्हें कोई भी सामान्य कंप्यूटर कभी नहीं कर सकता। समस्या यह है कि इसके छोटे निर्माण खंड (जिन्हें "qubits" कहा जाता है) अविश्वसनीय रूप से नाजुक होते हैं। थोड़ा सा शोर या गर्मी भी उनसे गलतियाँ करवा सकती है, जिससे गणना खराब हो सकती है।

इसे ठीक करने के लिए, वैज्ञानिक एक तरकीब का उपयोग करते हैं जिसे क्वांटम एरर करेक्शन (Quantum Error Correction) कहा जाता है। एक जानकारी को एक नाजुक क्यूबिट पर संग्रहीत करने के बजाय, वे इसे कई क्यूबिट्स में फैला देते हैं, जैसे कि एक कागज पर गुप्त संदेश लिखने के बाद उसकी सैकड़ों फोटोकॉपी बनाना। यदि एक प्रति पर दाग लग जाए, तो आप दूसरों को देखकर पता लगा सकते हैं कि मूल अक्षर वास्तव में क्या होना चाहिए था।

समस्या: "सरफेस कोड" बनाम "टाइल कोड"

लंबे समय तक, इसे करने का सबसे अच्छा तरीका सरफेस कोड (Surface Code) नामक एक पैटर्न था।

उपमा: एक चेकरबोर्ड की कल्पना करें। प्रत्येक वर्ग में एक जानकारी होती है। यह जाँचने के लिए कि कोई गलती हुई है या नहीं, आप उसके पड़ोसियों को देखते हैं।
कमी: यह तरीका बहुत सुरक्षित है, लेकिन यह बहुत बर्बादी करता है। थोड़ी सी उपयोगी जानकारी (गुप्त संदेश) को स्टोर करने के लिए आपको बहुत बड़ी संख्या में भौतिक क्यूबिट्स (यानी "फोटोकॉपी") की आवश्यकता होती है। यह एक ही वाक्य लिखने के लिए कागजों से भरा गोदाम रखने जैसा है।

हाल ही में, वैज्ञानिकों ने एक अधिक कुशल पैटर्न की खोज की जिसे टाइल कोड (Tile Codes) कहा जाता है।

उपमा: इन्हें जटिल, आपस में जुड़े हुए टाइल्स के रूप में सोचें। वे जानकारी को बहुत सघनता से पैक करते हैं। आप उसी स्थान में अधिक "गुप्त संदेश" फिट कर सकते हैं।
कमी: ये टाइल्स एक काल्पनिक दुनिया के लिए डिज़ाइन किए गए थे जहाँ हर क्यूबिट दूसरे किसी भी क्यूबिट से तुरंत बात कर सकता था, चाहे वे एक-दूसरे से कितनी भी दूर क्यों न हों। लेकिन वास्तविक कंप्यूटर (जैसे कि आज बनाए जा रहे हैं) समतल, 2D ग्रिड हैं जहाँ क्यूबिट केवल अपने निकटतम पड़ोसियों से ही बात कर सकते हैं। वास्तविक दुनिया में, इन कुशल टाइल्स का उपयोग करना एक ऐसा बोर्ड गेम खेलने जैसा है जहाँ मोहरे बोर्ड के पार टेलीपोर्ट कर सकते हैं, लेकिन आपके हाथ उन्हें एक बार में केवल एक ही वर्ग आगे बढ़ा सकते हैं।

समाधान: "SWAP" डांस

लेखकों ने पूछा: क्या हम इन कुशल "टाइल कोड्स" को एक वास्तविक, समतल कंप्यूटर पर चला सकते हैं जहाँ क्यूबिट्स केवल अपने पड़ोसियों से बात कर सकते हैं?

उन्होंने एक नया रूटिंग स्कीम (routing scheme) विकसित किया।

उपमा: कल्पना कीजिए कि "टाइल कोड" एक डांस रूटीन है जिसके लिए पार्टनर्स को कमरे के पार हाथ पकड़ने की आवश्यकता होती है। चूंकि वे पहुँच नहीं सकते, इसलिए उन्हें इधर-उधर खिसकना पड़ता है। लेखकों ने "SWAP" मूव्स का उपयोग करके कदमों का एक विशिष्ट सेट (एक डांस रूटीन) डिज़ाइन किया, जहाँ क्यूबिट्स अपने पड़ोसियों के साथ स्थान बदलते हैं, जानकारी को तब तक इधर-उधर घुमाते हैं जब तक कि सही पार्टनर्स त्रुटियों की जाँच करने के लिए पास न आ जाएँ, और फिर वापस अपनी जगह पर चले जाते हैं।
परिणाम: उन्होंने इन चार अलग-अलग प्रकार के कुशल टाइल्स के लिए एक "डांस शेड्यूल" बनाया, जो यह सुनिश्चित करता है कि कंप्यूटर भौतिक हार्डवेयर के नियमों को तोड़े बिना त्रुटियों की जाँच कर सके।

ट्रेड-ऑफ: गति बनाम स्थान

जब आप इन "खिसकने" वाले चरणों को रूटीन में जोड़ते हैं, तो इसमें अधिक समय लगता है और गलतियों की अधिक संभावना पैदा होती है।

थ्रेशोल्ड (Threshold): एरर करेक्शन में, एक "सुरक्षा रेखा" (जिसे थ्रेशोल्ड कहा जाता है) होती है। यदि हार्डवेयर बहुत शोर वाला है (रेखा के ऊपर), तो कंप्यूटर विफल हो जाता है। यदि यह पर्याप्त शांत है (रेखा के नीचे), तो कंप्यूटर अपनी गलतियों को ठीक कर सकता है।
निष्कर्ष: इन टाइल्स को समतल ग्रिड पर चलाने के लिए आवश्यक अतिरिक्त "खिसकने" के चरणों के कारण, "सुरक्षा रेखा" नीचे गिर जाती है। कंप्यूटर को काम करने के लिए पहले की तुलना में लगभग 2 से 3 गुना अधिक शांत होने की आवश्यकता है।
ट्विस्ट: हालाँकि, इस सख्त आवश्यकता के बावजूद, लंबे समय में ये "टाइल कोड्स" अधिक कुशल हैं।
- उपमा: कल्पना कीजिए कि दो कारें हैं। कार A (सरफेस कोड) एक धीमा, भारी ट्रक है जो ऊबड़-खाबड़ सड़कों पर चल सकता है लेकिन बहुत अधिक गैस जलाता है। कार B (रूटेड टाइल कोड) एक चिकनी स्पोर्ट्स कार है जिसे चलने के लिए एक बिल्कुल चिकनी सड़क की आवश्यकता होती है, लेकिन इसे बहुत कम गैस की खपत होती है।
- निष्कर्ष: यदि सड़क बहुत चिकनी है (अर्थात कंप्यूटर हार्डवेयर बहुत उच्च गुणवत्ता का है और बहुत कम गलतियाँ करता है), तो स्पोर्ट्स कार (टाइल कोड) वास्तव में चलाने में सस्ती है क्योंकि यह समान काम करने के लिए बहुत कम संसाधनों (क्यूबिट्स) का उपयोग करती है। लेखकों ने एक "टिपिंग पॉइंट" (लगभग 0.08% एरर रेट) पाया जहाँ टाइल कोड बेहतर विकल्प बन जाते हैं।

सारांश में उन्होंने क्या किया

एक सर्च एल्गोरिदम का आविष्कार किया: उन्होंने इन कुशल कोड्स को एक समतल ग्रिड पर काम करने के लिए सबसे अच्छा "शफलिंग डांस" (रूटिंग शेड्यूल) खोजने के लिए एक कंप्यूटर प्रोग्राम लिखा।
सीमाओं का परीक्षण किया: उन्होंने इन कोड्स का विभिन्न प्रकार के शोर (noise) के साथ सिमुलेशन किया ताकि यह देखा जा सके कि हार्डवेयर को कितना शांत होने की आवश्यकता है।
संसाधनों की तुलना की: उन्होंने गणना की कि डेटा का एक निश्चित हिस्सा स्टोर करने के लिए कितने भौतिक क्यूबिट्स की आवश्यकता होती है। उन्होंने पाया कि एक बार जब हार्डवेयर पर्याप्त अच्छा हो जाता है, तो ये नए टाइल कोड्स पुराने सरफेस कोड तरीके की तुलना में कम भौतिक क्यूबिट्स की आवश्यकता रखते हैं, जिससे उन्हें भविष्य के क्वांटम कंप्यूटर बनाने का एक अधिक कुशल तरीका बनाता है।

संक्षेप में: उन्होंने एक अत्यधिक कुशल, सैद्धांतिक डिज़ाइन को वास्तविक, सीमित हार्डवेयर पर काम करने योग्य बनाया। इसके लिए हार्डवेयर को पहले की तुलना में थोड़ा बेहतर होने की आवश्यकता है, लेकिन यदि आपके पास वह गुणवत्ता है, तो आप बहुत सारे स्थान और संसाधनों की बचत करते हैं।

तकनीकी सारांश: दो-आयामी समतलीय जाली (Two-Dimensional Planar Lattices) पर सख्ती से स्थानीय टाइल-कोड आर्किटेक्चर

समस्या विवरण
क्वांटम लो-डेंसिटी पैरिटी-चेक (qLDPC) कोड, विशेष रूप से बाइवेरिएट बायसाइक्कल (BB) कोड, उच्च एन्कोडिंग दक्षता और उच्च थ्रेशोल्ड प्रदान करते हैं, लेकिन वे आवधिक सीमा स्थितियों (periodic boundary conditions) और गैर-स्थानीय क्यूबिट कनेक्टिविटी पर निर्भर करते हैं। ये आवश्यकताएं वर्तमान सुपरकंडक्टिंग हार्डवेयर के साथ असंगत हैं, जो स्वाभाविक रूप से दो-आयामी है और निकटतम-पड़ोसी (nearest-neighbor) इंटरैक्शन तक सीमित है। जबकि पिछले कार्यों ने इस अंतर को पाटने के लिए रूटिंग स्कीम या नए कोड परिवारों का प्रस्ताव दिया है, उनमें से कई अभी भी मल्टी-लेयर आर्किटेक्चर, लंबी दूरी की कनेक्टिविटी को मानते हैं, या खुली सीमाओं (open boundaries) पर सख्त स्थानीयता बनाए रखने में विफल रहते हैं। यह शोध पत्र चार विशिष्ट "टाइल कोड" परिवारों (जो कि ओपन बाउंड्रीज़ और वेट-6 स्टेबलाइजर्स वाले प्लानर qLDPC कोड हैं) को लागू करने की चुनौती को संबोधित करता है, जिन्हें केवल एक 2D स्क्वायर लैटिस पर निकटतम-पड़ोसी इंटरैक्शन का उपयोग करके संचालित किया जाना है। मुख्य समस्या यह निर्धारित करना है कि क्या ये कोड SWAP-आधारित रूटिंग के माध्यम से सख्त स्थानीयता द्वारा बाधित होने पर भी प्रतिस्पर्धी सर्किट-लेवल थ्रेशोल्ड और संसाधन दक्षता बनाए रख सकते हैं।

कार्यप्रणाली (Methodology)
लेखकों ने सिंड्रोम निष्कर्षण (syndrome extraction) के लिए इष्टतम SWAP-आधारित रूटिंग स्कीमें खोजने के लिए एक व्यापक खोज एल्गोरिदम विकसित किया है। कार्यप्रणाली में शामिल हैं:

कोड परिभाषा: लॉरेंट बहुपद रिंग (Laurent polynomial ring) पर बहुपद युग्म $(f, g)$ द्वारा परिभाषित चार टाइल-कोड परिवारों का उपयोग। इन कोडों में वेट-6 वाले बल्क स्टेबलाइजर्स और ओपन बाउंड्रीज़ के कारण कम वेट वाले बाउंड्री स्टेबलाइजर्स होते हैं।
रूटिंग खोज: वैध रूटिंग वर्ड्स ( $W$ $W$ ), जो SWAP दिशाओं (L, R, U, D) से बने होते हैं, खोजने के लिए एक तीन-चरणीय व्यापक खोज की गई।
- चरण 1 (कवरेज): यह सुनिश्चित करना कि एंसिला क्यूबिट्स प्रत्येक स्टेबलाइजर के सभी सपोर्ट क्यूबिट्स पर जाएँ।
- चरण 2 (CNOT ऑर्डरिंग): यह सत्यापित करना कि ओवरलैपिंग X और Z स्टेबलाइजर्स के लिए, उन साझा क्यूबिट्स की संख्या जहाँ X-CNOT, Z-CNOT से पहले फायर होता है, सम है (जो CSS कोड के लिए स्थिति (b') को संतुष्ट करता है)।
- चरण 3 (सब-टिक पैकिंग): सर्किट डेप्थ को कम करने के लिए विलगित (disjoint) क्यूबिट्स पर कार्य करने वाले CNOT ऑपरेशन्स को मर्ज करना।
  खोज में शेड्यूल को अनुकूलित करने के लिए X- और Z-एंसिलिया के लिए स्वतंत्र शुरुआती ऑफसेट्स की अनुमति दी गई थी।
सिमुलेशन और डिकोडिंग: सिंड्रोम-एक्सट्रैक्शन सर्किट्स का सिम्युलेटर 'Stim' का उपयोग करके दो शोर मॉडलों (noise models) के तहत सिमुलेशन किया गया: मानक सर्किट-आधारित डिपोलराइजिंग मॉडल और SI1000 मॉडल (जो सुपरकंडक्टिंग ट्रांसमोन प्रोसेसर के लिए अनुकूलित है, जहाँ CNOT को नेटिव गेट और SWAP को 1.5 $\times$ एरर रेट के साथ नेटिव गेट माना जाता है)। लॉजिकल एरर रेट का अनुमान BP+OSD (Belief Propagation with Ordered Statistics Decoding) डिकोडर का उपयोग करके लगाया गया।
थ्रेशोल्ड और रिसोर्स विश्लेषण: थ्रेशोल्ड का अनुमान फाइनाइट-साइज स्केलिंग के माध्यम से लगाया गया। संसाधन दक्षता का मूल्यांकन एक लक्षित लॉजिकल एरर रेट ( $\epsilon_L = 10^{-9}$ ) तक पहुँचने के लिए आवश्यक भौतिक क्यूबिट प्रति लॉजिकल क्यूबिट की संख्या की गणना करके किया गया, जिसमें रूट किए गए टाइल कोडों की तुलना रोटेटेड सरफेस कोड से की गई।

मुख्य योगदान

व्यापक रूटिंग स्कीमें: शोध पत्र चार टाइल-कोड परिवारों के लिए स्पष्ट, इष्टतम रूटिंग शेड्यूल्स प्रस्तुत करता है जो सख्ती से 2D प्लानर लैटिस पर आधारित हैं। ये शेड्यूल्स एक नियत (deterministic) डिटेक्टर एरर मॉडल सुनिश्चित करते हैं क्योंकि SWAP ऑपरेशन्स दो राउंड के ऊपर रद्द हो जाते हैं, जिससे फ्रेम ट्रैकिंग की आवश्यकता नहीं होती।
स्थानीयता बाधाओं के तहत थ्रेशोल्ड अनुमान: लेखकों ने निकटतम-पड़ोसी कनेक्टिविटी के लिए प्रतिबंधित होने पर इन टाइल कोडों के पहले सर्किट-लेवल थ्रेशोल्ड अनुमान प्रदान किए हैं।
रिसोर्स फुटप्रिंट विश्लेषण: अध्ययन यह मात्रात्मक रूप से मापता है कि रूटिंग के कारण होने वाले कम थ्रेशोल्ड और टाइल कोड की बेहतर एन्कोडिंग दक्षता के बीच क्या संबंध है, यह प्रदर्शित करते हुए कि एक क्रॉसओवर पॉइंट मौजूद है जहाँ टाइल कोड, रोटेटेड सरफेस कोड की तुलना में अधिक संसाधन-कुशल हो जाते हैं।

परिणाम

थ्रेशोल्ड: SI1000 शोर मॉडल के तहत, बिना स्थानीयता बाधाओं वाले चार टाइल-कोड परिवारों के थ्रेशोल्ड 0.23% से 0.31% के बीच हैं। जब इन्हें निकटतम-पड़ोसी इंटरैक्शन और SWAP रूटिंग के साथ प्रतिबंधित किया जाता है, तो थ्रेशोल्ड घटकर 0.11%–0.13% रह जाता है। यह लगभग 2 से 3 के कमी कारक (reduction factor) को दर्शाता है। मानक डिपोलराइजिंग मॉडल के तहत यह कमी और भी अधिक (लगभग $\approx$ 3 का कारक) है, जिसका कारण उस मॉडल में उच्च आइडल एरर्स (idle errors) है।
सर्किट डेप्थ: इष्टतम रूटिंग शेड्यूल्स को प्रति राउंड 15 से 18 टाइम स्टेप्स (SWAP और CNOT ऑपरेशन्स सहित) की आवश्यकता होती है, जो ट्रांसलेशन-इनवेरिएंट रूटिंग वर्ड्स की श्रेणी में इष्टतम है।
रिसोर्स एफिशिएंसी: थ्रेशोल्ड कम होने के बावजूद, लेखक पाते हैं कि पर्याप्त निम्न भौतिक एरर रेट पर रूट किए गए टाइल कोड को रोटेटेड सरफेस कोड की तुलना में प्रति लॉजिकल क्यूबिट कम भौतिक क्यूबिट की आवश्यकता होती है।
- SI1000 मॉडल के तहत, एक भौतिक एरर रेट $p^* \approx 0.08\%$ पर क्रॉसओवर होता है। इस दर से नीचे, रूट किए गए टाइल कोड अधिक क्यूबिट-कुशल हो जाते हैं, और जैसे-जैसे एरर रेट घटता है, यह लाभ बढ़ता जाता है। उदाहरण के लिए, $p = 2 \times 10^{-4}$ पर, $\epsilon_L = 10^{-9}$ प्राप्त करने के लिए रूट किए गए टाइल कोड को सरफेस कोड द्वारा आवश्यक भौतिक क्यूबिट का केवल 48% ही चाहिए।
- मानक डिपोलराइजिंग मॉडल के तहत, रूट किया गया टाइल कोड $p = 10^{-3}$ पर भी सरफेस कोड की तुलना में अधिक कुशल है।

महत्व और दावे
यह शोध पत्र दावा करता है कि प्लानर qLDPC कोड, विशेष रूप से टाइल कोड, सख्त स्थानीयता बाधाएं लागू होने पर भी फॉल्ट-टोलरेंट क्वांटम कंप्यूटिंग के लिए एक व्यावहारिक उम्मीदवार बने रहते हैं। हालांकि SWAP रूटिंग की आवश्यकता थ्रेशोल्ड पर महत्वपूर्ण दंड (2-3 के कारक से कमी) लगाती है, लेकिन इन कोडों की उच्च एन्कोडिंग दक्षता इस दंड की भरपाई करती है। लेखक तर्क देते हैं कि एक उचित रूटिंग स्कीम के साथ, टाइल कोड सरफेस कोड की तुलना में भौतिक क्यूबिट ओवरहेड के मामले में बेहतर प्रदर्शन कर सकते हैं, जो मानक 2D सुपरकंडक्टिंग आर्किटेक्चर पर हार्डवेयर-कुशल क्वांटम मेमोरी की ओर एक व्यवहार्य मार्ग प्रदान करता है। यह कार्य प्लानर लैटिस पर अन्य ट्रांसलेशन-इनवेरिएंट कोड के लिए रूटिंग शेड्यूल्स खोजने के लिए एक सामान्यीकरण योग्य एल्गोरिदम भी प्रदान करता है।

समस्या: "सरफेस कोड" बनाम "टाइल कोड"

समाधान: "SWAP" डांस

ट्रेड-ऑफ: गति बनाम स्थान

सारांश में उन्होंने क्या किया

इसी तरह के और पेपर