Strictly Local Tile-Code Architectures on Two-Dimensional Planar Lattices

Technische Samenvatting: Strikt Lokale Tile-Code Architecturen op Tweedimensionale Planaire Roosters

Probleemstelling
Quantum low-density parity-check (qLDPC) codes, in het bijzonder Bivariate Bicycle (BB) codes, bieden een hoge coderingsefficiëntie en hoge drempelwaarden (thresholds), maar vertrouwen op periodieke randvoorwaarden en niet-lokale qubit-connectiviteit. Deze vereisten zijn incompatibel met de huidige supergeleidende hardware, die inherent tweedimensionaal is en beperkt is tot interacties tussen directe buren (nearest-neighbor). Hoewel eerdere werken routing-schema's of nieuwe codefamilies hebben voorgesteld om deze kloof te overbruggen, gaan veel daarvan nog steeds uit van meerlagige architecturen, langafstandsconnectiviteit, of falen ze om strikte lokaliteit op open randen te handhaven. Dit artikel behandelt de uitdaging van het implementeren van vier specifieke families van "tile codes"—planaire qLDPC-codes met open randen en gewicht-6 stabilisatoren—met uitsluitend gebruik van nearest-neighbor interacties op een 2D vierkant rooster. Het kernprobleem is bepalen of deze codes competitieve circuit-niveau drempelwaarden en resource-efficiëntie kunnen behouden wanneer zij worden beperkt door strikte lokaliteit, specifiek door middel van SWAP-gebaseerde routing.

Methodologie
De auteurs hebben een exhaustief zoekalgoritme ontwikkeld om optimale SWAP-gebaseerde routing-schema's voor syndroomextractie te vinden. De methodologie omvat:

1. Code Definitie: Het gebruik van vier tile-code families gedefinieerd door polynoomparen $(f, g)$ over een Laurent-polynoomring. Deze codes bevatten bulk-stabilisatoren van gewicht 6 en rand-stabilisatoren met een verminderd gewicht door open randen.
2. Routing Zoektocht: Er is een driefasige exhaustieve zoektocht uitgevoerd om geldige routing-woorden ($W$) te vinden, bestaande uit SWAP-richtingen (L, R, U, D).
   • Fase 1 (Dekking): Ervoor zorgen dat ancilla-qubits alle support-qubits van elke stabilisator bezoeken.
   • Fase 2 (CNOT Ordening): Verifiëren dat voor overlappende X- en Z-stabilisatoren het aantal gedeelde qubits waar de X-CNOT vóór de Z-CNOT vuurt, even is (voldoet aan conditie (b') voor CSS-codes).
   • Fase 3 (Sub-tick Packing): Het samenvoegen van CNOT-operaties die op disjuncte qubits werken om de circuitdiepte te minimaliseren.
     De zoektocht maakte onafhankelijke start-offsets voor X- en Z-ancilla's mogelijk om het schema te optimaliseren.
3. Simulatie en Decodering: De syndroom-extractie circuits werden gesimuleerd met de Stim simulator onder twee ruismodellen: het standaard circuit-gebaseerde depolariserende model en het SI1000-model (afgestemd op supergeleidende transmon-processors, waarbij CNOT als de natuurlijke gate wordt behandeld en SWAP als een natuurlijke gate met een foutpercentage van 1,5$\times$). Logische foutpercentages werden geschat met behulp van een Belief Propagation met Ordered Statistics Decoding (BP+OSD) decoder.
4. Drempelwaarde en Resource Analyse: Drempelwaarden werden geschat via finite-size scaling. De resource-efficiëntie werd geëvalueerd door het aantal fysieke qubits per logische qubit te berekenen dat nodig is om een doelstelling voor het logische foutpercentage ($\epsilon_L = 10^{-9}$) te bereiken, waarbij gerouteerde tile codes tegen de geroteerde surface code werden vergeleken.

Belangrijkste Bijdragen

• Exhaustieve Routing-schema's: Het artikel presenteert expliciete, optimale routing-schema's voor vier tile-code families op een strikt 2D planair rooster. Deze schema's garanderen deterministische detector foutmodellen zonder dat frame-tracking nodig is, aangezien SWAP-operaties over twee rondes wegvallen.
• Drempelwaarde Schatting onder Lokaliteitsbeperkingen: De auteurs leveren de eerste circuit-niveau drempelwaarde schattingen voor deze tile codes wanneer zij beperkt zijn tot nearest-neighbor connectiviteit.
• Resource Voetafdruk Analyse: De studie kwantificeert de afruil tussen de verminderde drempelwaarde veroorzaakt door routing en de verbeterde coderingsefficiëntie van tile codes, en toont een kruispunt aan waar gerouteerde tile codes efficiënter zijn dan de surface code.

Resultaten

• Drempelwaarden: Onder het SI1000 ruismodel variëren de drempelwaarden voor de vier tile-code families zonder lokaliteitsbeperkingen van 0,23% tot 0,31%. Wanneer zij beperkt zijn tot nearest-neighbor interacties met SWAP-routing, dalen de drempelwaarden naar 0,11%–0,13%. Dit is een reductiefactor van ongeveer 2 tot 3. De reductie is nog prominenter (factor $\approx$3) onder het standaard depolariserende model, wat wordt toegeschreven aan hogere idle-fouten in dat model.
• Circuitdiepte: De optimale routing-schema's vereisen 15 tot 18 tijdstappen per ronde (inclusief SWAP en CNOT operaties), wat optimaal is binnen de klasse van translation-invariant routing-woorden.
• Resource Efficiëntie: Ondanks de lagere drempelwaarden vinden de auteurs dat gerouteerde tile codes minder fysieke qubits per logische qubit vereisen dan de geroteerde surface code bij voldoende lage fysieke foutpercentages.
  • Onder het SI1000 model vindt een crossover plaats bij een fysiek foutpercentage van $p^* \approx 0,08\%$. Onder deze waarde zijn gerouteerde tile codes meer qubit-efficiënt, waarbij het voordeel monotoon groeit naarmate het foutpercentage afneemt. Bijvoorbeeld, bij $p = 2 \times 10^{-4}$, vereist de gerouteerde tile code slechts 48% van de fysieke qubits die de surface code nodig heeft om $\epsilon_L = 10^{-9}$ te bereiken.
  • Onder het standaard depolariserende model is de gerouteerde tile code efficiënter dan de surface code zelfs bij $p = 10^{-3}$.

Betekenis en Claims
Het artikel claimt dat planaire qLDPC-codes, specif