Strictly Local Tile-Code Architectures on Two-Dimensional Planar Lattices

기술 요약: 2차원 평면 격자 상의 엄격한 국소적 타일 코드 아키텍처

문제 정의
양자 저밀도 패리티 검사(qLDPC) 코드, 특히 이변량 바이시클(Bivariate Bicycle, BB) 코드는 높은 인코딩 효율과 높은 임계값을 제공하지만, 주기적 경계 조건과 비국소적 큐비트 연결성에 의존한다. 이러한 요구 사항은 본질적으로 2차원이며 인접 이웃 상호작용으로 제한되는 초전도 하드웨어와 호환되지 않는다. 기존 연구들은 이 간극을 메우기 위해 라우팅 방식이나 새로운 코드 제품군을 제안해 왔으나, 많은 경우 다층 아키텍처, 장거리 연결성을 가정하거나 개방형 경계에서의 엄질한 국소성을 유지하는 데 실패했다. 본 논문은 네 가지 특정 "타일 코드"(Laurent 다항식 환 위의 $(f, g)$ 쌍으로 정의된, 개방형 경계와 가중치-6 안정기(stabilizer)를 가진 평면 qLDPC 코드)를 2D 정사각형 격자 상의 인접 이웃 상호작용만을 사용하여 구현하는 문제를 다룬다. 핵심 문제는 SWAP 기반 라우팅을 사용할 때, 이러한 코드들이 엄격한 국소성 제약 하에서도 경쟁력 있는 회로 수준 임계값과 자원 효율성을 유지할 수 있는지 여부를 결정하는 것이다.

방법론
저자들은 신드롬 추출을 위한 최적의 SWAP 기반 라우팅 방식을 찾기 위해 철저한 탐색 알고리즘을 개발했다. 방법론은 다음과 같다:

1. 코드 정의: Laurent 다항식 환 위의 다항식 쌍 $(f, g)$로 정의된 네 가지 타일 코드 제품군을 활용한다. 이 코드들은 가중치 6의 벌크 안정기와 개방형 경계로 인해 가중치가 감소된 경계 안정기를 특징으로 한다.
2. 라우팅 탐색: SWAP 방향(L, R, U, D)으로 구성된 유효한 라우팅 단어($W$)를 찾기 위해 3단계의 전수 조사(exhaustive search)를 수행했다.
   • 1단계 (커버리지): 보조 큐비트(ancilla)가 모든 안정기의 지지(support) 큐비트를 방문하도록 보장한다.
   • 2단계 (CNOT 순서): 중첩된 X 및 Z 안정기에 대해, X-CNOT가 Z-CNOT보다 먼저 실행되는 공유 큐비트의 수가 (CSS 코드를 위한 조건 (b')을 만족하도록) 적절한지 확인한다.
   • 3단계 (서브 틱 패킹): 서로 소(disjoint)인 큐비트에 작용하는 CNOT 연산을 병합하여 회로 깊이를 최소화한다.
     탐색 과정에서 스케줄을 최적화하기 위해 X 및 Z 보조 큐비트의 시작 오프셋을 독립적으로 설정할 수 있도록 하였다.
3. 시뮬레이션 및 디코딩: 신드롬 추출 회로는 두 가지 노이즈 모델 하에서 Stim 시뮬레이터를 사용하여 시뮬레이션되었다. 하나는 표준 회로 기반 탈분극(depolarizing) 모델이며, 다른 하나는 CNOT를 기본 게이트로, SWAP을 1.5배의 에러율을 가진 기본 게이트로 취급하여 초전도 트랜스몬 프로세서에 맞춘 SI1000 모델이다. 논리적 에러율은 BP+OSD(Belief Propagation with Ordered Statistics Decoding) 디코더를 사용하여 추정되었다.
4. 임계값 및 자원 분석: 유한 크기 스케일링(finite-size scaling)을 통해 임계값을 추정했다. 자원 효율성은 목표 논리 에러율($\epsilon_L = 10^{-9}$)에 도달하기 위해 필요한 논리 큐비트당 물리적 큐비트 수를 계산하여, 라우팅된 타일 코드를 회전된 표면 코드(rotated surface code)와 비교함으로써 평가했다.

주요 기여

• 전수 조사된 라우팅 스케줄: 본 논문은 엄격한 2D 평면 격자 상의 네 가지 타일 코드 제품군에 대한 명시적이고 최적인 라우팅 스케줄을 제시한다. 이 스케줄은 프레임 트래킹(frame tracking) 없이도 결정론적인 검출기 에러 모델을 보장하는데, 이는 SWAP 연산이 두 라운드에 걸쳐 상쇄되기 때문이다.
• 국소성 제약 하의 임계값 추정: 저자들은 국소성 제약이 적용된 타일 코드에 대한 최초의 회로 수준 임계값 추정치를 제공한다.
• 자원 발자국 분석: 연구는 라우팅으로 인한 임계값 감소와 타일 코드의 인코딩 효율성 사이의 트레이드오프를 정량화하며, 타일 코드가 표면 코드보다 더 효율적인 교차 지점이 존재함을 입증한다.

결과

• 임계값: SI1000 노이즈 모델 하에서, 국소성 제약이 없는 네 가지 타일 코드 제품의 임계값은 0.23%에서 0.31% 사이이다. 인접 이웃 상호작용과 SWAP 라우팅으로 제한될 경우, 임계값은 **0.11%–0.13%**로 감소한다. 이는 약 2~3배의 감소를 나타내며, 높은 유휴(idle) 에러를 유발하는 표준 탈분극 모델 하에서는 감소 폭이 더욱 커진다(약 3배).
• 회로 깊이: 최적의 라우팅 스케줄은 (SWAP 및 CNOT 연산을 포함하여) 라운드당 15~18 타임 스텝을 필요로 하며, 이는 이동 불변(translation-invariant) 라우팅 단어 클래스 내에서 최적이다.
• 자원 효율성: 임계값 감소에도 불구하고, 저자들은 물리적 에러율이 충분히 낮을 때 라우팅된 타일 코드가 회전된 표면 코드보다 논리 큐비트당 적은 물리적 큐비트를 필요로 한다는 것을 발견했다.
  • SI1000 모델 하에서, 물리적 에러율 $p^* \approx 0.08\%$에서 교차가 발생한다. 이보다 낮은 비율에서 라우팅된 타일 코드는 더 큐비트 효율적이며, 에러율이 낮아짐에 따라 그 이점은 단조롭게 증가한다. 예를 들어, $p = 2 \times 10^{-4}$일 때, 라우팅된 타일 코드는 $\epsilon_L = 10^{-9}$를 달성하기 위해 표면 코드가 필요한 물리적 큐비트의 48%만을 필요로 한다.
  • 표준 탈분극 모델 하에서는 $p = 10^{-3}$에서도 라우팅된 타일 코드가 표면 코드보다 더 효율적이다.

의의 및 주장
본 논문은 평면 qLDPC 코드, 특히 타일 코드가 엄격한 국소성 제약이 부과되더라도 결함 허용 양자 컴퓨팅(fault-tolerant quantum computing)을 위한 실질적인 후보로 남을 수 있음을 주장한다. SWAP 라우팅의 필요성이 임계값에 상당한 페널티(2~3배 감소)를 부과하지만, 타일 코드의 높은 인코딩 효율성이 이 페널티를 상쇄한다. 저자들은 적절한 라우팅 스케줄을 사용하면 타일 코드가 표면 코드보다 물리적 큐비트 오버헤드 측면에서 더 우수한 성능을 보일 수 있으며, 이는 표준 2D 초전도 아키텍처에서 하드웨어 효율적인 양자 메모리로 가는 실행 가능한 경로를 제공한다고 주장한다. 본 연구는 또한 평면 격자 상의 다른 이동 불변 코드들을 위한 라우팅 스케줄을 찾는 일반화 가능한 알고리즘을 제공한다.