Strictly Local Tile-Code Architectures on Two-Dimensional Planar Lattices

Resumo Técnico: Arquiteturas de Código de Bloco Estritamente Locais em Lattices Planares Bidimensionais

Definição do Problema
Códigos de paridade de baixa densidade quântica (qLDPC), particularmente os códigos Bivariate Bicycle (BB), oferecem alta eficiência de codificação e altos limiares, mas dependem de condições de contorno periódicas e conectividade de qubits não local. Esses requisitos são incompatíveis com o hardware supercondutor atual, que é inerentemente bidimensional e restrito a interações de vizinhos mais próximos. Embora trabalhos anteriores tenham proposto esquemas de roteamento ou novas famílias de códigos para preencher essa lacuna, muitos ainda assumem arquiteturas multicamadas, conectividade de longo alcance ou falham em manter uma localidade estrita em contornos abertos. Este artigo aborda o desafio de implementar quatro famílias específicas de "códigos de bloco" (tile codes) — códigos qLDPC planares com contornos abertos e estabilizadores de peso 6 — usando apenas interações de vizinhos mais próximos em uma rede (lattice) quadrada 2D. O problema central é determinar se esses códigos podem manter limiares de circuito competitivos e eficiência de recursos quando restringidos por localidade estrita, especificamente através do uso de roteamento baseado em SWAP.

Metodologia
Os autores desenvolveram um algoritmo de busca exaustiva para encontrar esquemas de roteamento baseados em SWAP otimizados para extração de síndrome. A metodologia envolve:

1. Definição do Código: Utilização de quatro famílias de códigos de bloco definidas por pares de polinômios $(f, g)$ sobre um anel de polinômios de Laurent. Estes códigos apresentam estabilizadores de volume (bulk) de peso 6 e estabilizadores de contorno com peso reduzido devido aos contornos abertos.
2. Busca de Roteamento: Uma busca exaustiva de três fases foi conduzida para encontrar palavras de roteamento ($W$) válidas compostas por direções de SWAP (L, R, U, D).
   • Fase 1 (Cobertura): Garantir que os qubits ancila visitem todos os qubits de suporte de cada estabilizador.
   • Fase 2 (Ordenação de CNOT): Verificar que, para estabilizadores X e Z sobrepostos, o número de qubits compartilhados onde o CNOT-X dispara antes do CNOT-Z seja par (satisfazendo a condição (b') para códigos CSS).
   • Fase 3 (Empacotamento de Sub-tick): Mesclar operações CNOT atuando em qubits disjuntos para minimizar a profundidade do circuito.
     A busca permitiu offsets iniciais independentes para as ancilas X e Z para otimizar o cronograma (schedule).
3. Simulação e Decodificação: Os circuitos de extração de síndrome foram simulados usando o simulador Stim sob dois modelos de ruído: o modelo de depolarização padrão baseado em circuito e o modelo SI1000 (adaptado para processadores transmon supercondutores, tratando o CNOT como a porta nativa e o SWAP como uma porta nativa com taxa de erro de 1,5$\times$). As taxas de erro lógico foram estimadas usando um decodificador de Propagação de Crença com Decodificação de Estatística Ordenada (BP+OSD).
4. Análise de Limiar e Recursos: Os limiares foram estimados via escalonamento de tamanho finito. A eficiência de recursos foi avaliada calculando o número de qubits físicos por qubit lógico necessários para atingir uma taxa de erro lógico alvo ($\epsilon_L = 10^{-9}$), comparando os códigos de bloco roteados contra o código de superfície rotacionado.

Principais Contribuições

• Esquemas de Roteamento Exaustivos: O artigo apresenta cronogramas de roteamento explícitos e otimizados para quatro famílias de códigos de bloco em uma rede planar estritamente 2D. Esses cronogramas garantem modelos de erro de detector determinísticos sem a necessidade de rastreamento de frame, pois as operações SWAP se cancelam ao longo de duas rodadas.
• Estimativa de Limiar sob Restrições de Localidade: Os autores fornecem as primeiras estimativas de limiar de nível de circuito para estes códigos de bloco quando restritos à conectividade de vizinhos mais próximos.
• Análise de Pegada de Recursos: O estudo quantifica o compromisso entre o limiar reduzido causado pelo roteamento e a eficiência de codificação aprimorada dos códigos de bloco, demonstrando um ponto de cruzamento onde os códigos de bloco tornam-se mais eficientes em recursos do que o código de superfície rotacionado.

Resultos

• Limiares: Sob o modelo de ruído SI1000, os limiares para as quatro famílias de códigos de bloco sem restrições de localidade variam de 0,23% a 0,31%. Quando restritos a interações de vizinhos mais próximos com roteamento SWAP, os limiares diminuem para 0,11%–0,13%. Esta representa uma redução de fator de aproximadamente 2 a 3. A redução é ainda mais pronunciada (fator de $\approx$3) sob o modelo de depolarização padrão, atribuída a erros de ociosidade (idle errors) mais altos nesse modelo.
• Profundidade de Circuito: Os cronogramas de roteamento otimizados exigem de 15 a 18 passos de tempo por rodada (incluindo operações SWAP e CNOT), o que é ótimo dentro da classe de palavras de roteamento invariantes por translação.
• Eficiência de Recursos: Apesar dos limiares menores, os autores descobrem que os códigos de bloco roteados exigem menos qubits físicos por qubit lógico do que o código de superfície rotacionado em taxas de erro físico suficientemente baixas.
  • Sob o modelo SI1000, ocorre um cruzamento em uma taxa de erro físico de $p^* \approx 0,08\%$. Abaixo desta taxa, os códigos de bloco roteados tornam-se mais eficientes em termos de qubits, com a vantagem crescendo monotonicamente conforme a taxa de erro diminui. Por exemplo, em $p = 2 \times 10^{-4}$, o código de bloco roteado requer apenas 48% dos qubits físicos necessários pelo código de superfície para atingir $\epsilon_L = 10^{-9}$.
  • Sob o modelo de depolarização padrão, o código de bloco roteado é mais eficiente que o código de superfície mesmo em $p = 10^{-3}$.

Significância e Alegações
O artigo alega que os códigos qLDPC planares, especificamente os códigos de bloco, permanecem candidatos práticos para a computação quântica tolerante a falhas mesmo quando restrições estritas de localidade são impostas. Embora a necessidade de roteamento SWAP imponha uma penalidade significativa no limiar (reduzindo-o por um fator de 2–3), a alta eficiência de codificação desses códigos compensa essa penalidade em baixas taxas de erro físico. Os autores argumentam que, com um esquema de roteamento adequado, os códigos de bloco podem superar o código de superfície em termos de overhead de qubits físicos, oferecendo um caminho viável para memórias quânticas eficientes em hardware em arquiteturas supercondutoras 2D padrão. O trabalho também fornece um algoritmo generalizável para encontrar cronogramas de roteamento para outros códigos invariantes por translação em redes planares.