An Ultra-Compact, BRAM-Free Streaming 2D Convolution Accelerator on Low-Power FPGAs
यह शोध पत्र एक अल्ट्रा-कॉम्पैक्ट, BRAM-मुक्त स्ट्रीमिंग 2D कनवल्शन एक्सेलेरेटर को प्रस्तुत करता है जो लो-पावर FPGAs के लिए है और जो Xilinx Zynq-7020 SoC पर बिट-एक्सैक्ट सटीकता बनाए रखते हुए उच्च थ्रूपुट और न्यूनतम संसाधन उपयोग प्राप्त करने के लिए LUT-आधारित शिफ्ट रजिस्टरों और एक पाइपलाइन्ड MAC डेटापाथ का उपयोग करता है।
मूल पेपर CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें
आधुनिक तकनीक की दुनिया में, स्मार्ट उपकरणों को छोटा, सस्ता और छोटी बैटरी पर चलने में सक्षम बनाने के लिए एक निरंतर प्रयास किया जा रहा है। इस प्रेरणा ने "एज कंप्यूटिंग" (edge computing) को जन्म दिया है, जहाँ चेहरे पहचानने या वस्तुओं का पता लगाने जैसे जटिल कार्य किसी विशाल क्लाउड सर्वर पर डेटा भेजने के बजाय, सीधे एक कैमरे या सेंसर पर ही होते हैं। इस दृष्टिकोण के पीछे का गणितीय इंजन 'कन्वोल्यूशन' (convolution) नामक एक प्रक्रिया है, जो एक छवि के ऊपर एक फिल्टर की तरह फिसलती है ताकि विशिष्ट पैटर्न, जैसे कि किसी इमारत का तीखा किनारा या चेहरे का घुमाव, खोजा जा सके। ऐसा करने के लिए, उपकरण को एक बार में पिक्सेल के एक छोटे समूह को देखना होता है, उन्हें विशिष्ट संख्याओं से गुणा करना होता है, और परिणामों को जोड़ना होता है। जबकि डेटा केंद्रों में मौजूद शक्तिशाली कंप्यूटर इसे आसानी से संभाल लेते हैं, एक छोटे, कम शक्ति वाले चिप पर ऐसा करना कठिन है क्योंकि चिप की मेमोरी और ऊर्जा बहुत सीमित होती है। यह पूरी छवि को वापस देखने के लिए स्टोर करने या डेटा आने का इंतज़ार करने में बिजली बर्बाद नहीं कर सकता।
ऐन शम्स यूनिवर्सिटी के शोधकर्ताओं ने एक नया हार्डवेयर एक्सेलेरेटर डिज़ाइन किया है जो ड्रोन या पहनने योग्य सेंसर जैसे उपकरणों में पाए जाने वाले छोटे, कम शक्ति वाले चिप्स की इन समस्याओं को हल करता है। उन्होंने एक विशेष सर्किट बनाया है जो इमेज डेटा के प्रवाह को उसके आते ही, एक समय में एक पिक्सेल के रूप में प्रोसेस कर सकता है, बिना कभी पूरी तस्वीर को मेमोरी में स्टोर किए। टीम ने इस सिस्टम को एक पुनर्गठित करने योग्य चिप (reconfigurable chip) पर बनाया है जिसे FPGA कहा जाता है, विशेष रूप से Zynq-7020 मॉडल को लक्षित करते हुए, जो एम्बेडेड इलेक्ट्रॉनिक्स में आम है। उनका लक्ष्य उन सभी भारी, बिजली की खपत करने वाले मेमोरी घटकों को हटाना था जिनकी इस कार्य के लिए आमतौर पर आवश्यकता होती है और उन्हें एक बहुत ही हल्के, अधिक कुशल ढांचे से बदलना था जो पूरी तरह से चिप के बुनियादी लॉजिक ब्लॉक्स के भीतर समा जाए।
उनकी नवीनता का मूल इमेज डेटा को संभालने का एक तरीका है जो बड़े, समर्पित मेमोरी बैंकों की आवश्यकता को समाप्त करता है। आमतौर पर, किसी छवि के एक छोटे वर्ग का विश्लेषण करने के लिए, कंप्यूटर को पिक्सेल की वर्तमान पंक्ति और उससे ठीक पहले की दो पंक्तियों को याद रखने की आवश्यकता होती है। मानक डिज़ाइन इन पंक्तियों को रखने के लिए बड़ी मेमोरी ब्लॉक्स का उपयोग करते हैं, जो मूल्यवान स्थान और ऊर्जा की खपत करता है। शोधकर्ताओं ने इसके बजाय एक ऐसा सिस्टम बनाया जो चिप के भीतर मौजूद छोटे, लचीले स्टोरेज यूनिट्स का उपयोग करता है। ये इकाइयाँ एक चलते हुए कन्वेयर बेल्ट की तरह कार्य करती हैं, जो केवल उतना ही डेटा रखती हैं जितना कि इमेज स्ट्रीम के बहते रहने के दौरान पिक्सेल के तीन-बाय-तीन वर्ग को पुनर्गठित करने के लिए आवश्यक है। बड़े मेमोरी ब्लॉक्स के बजाय इन छोटे, वितरित स्टोरेज तत्वों का उपयोग करके, उन्होंने किसी भी समर्पित मेमोरी टाइल्स की आवश्यकता को समाप्त कर दिया, जिससे अन्य कार्यों के लिए जगह खाली हो गई और सिस्टम को चलाने के लिए आवश्यक बिजली में भारी कमी आई।
एक्सेलेरेटर इमेज डेटा को एक स्थिर गति से प्रोसेस करता है, जो हर क्लॉक साइकिल में एक पिक्सेल स्वीकार करता है। जैसे-जैसे पिक्सेल आते हैं, सिस्टम तुरंत आवश्यक तीन-बाय-तीन का पड़ोस बनाता है, प्रत्येक पिक्सेल को उसके संबंधित वेट (weight) से गुणा करता है, और परिणामों को जोड़ देता है। यह सुनिश्चित करने के लिए कि गणित सटीक रहे और संख्याओं के बहुत बड़ा होने के कारण त्रुटियां न हों, डिज़ाइन अपने आंतरिक गणना रजिस्टरों के लिए एक विशिष्ट, गणितीय रूप से सिद्ध आकार का उपयोग करता है। यह गारंटी देता कि नौ गुणा किए गए मानों का योग कभी ओवरफ्लो नहीं होगा या गलत तरीके से रैप-अराउंड नहीं होगा, जो फिक्स्ड-साइज़ डिजिटल सिस्टम में एक सामान्य समस्या है। एक बार गणना पूरी हो जाने के बाद, परिणाम को एक मानक रेंज में फिट करने के लिए सावधानीपूर्वक समायोजित किया जाता है, और आर्टिफिशियल इंटेलिजेंस नेटवर्क में उपयोग किए जाने वाले एक सामान्य चरण की नकल करने के लिए एक वैकल्पिक चरण लागू किया जा सकता है, जो किसी भी नकारात्मक मान को हटा देता है।
टीम ने अपने डिज़ाइन का कड़ाई से परीक्षण किया, सिमुलेशन के माध्यम से इसे चलाया और परिणामों की तुलना एक विश्वसनीय सॉफ्टवेयर मॉडल से की। उन्होंने सत्यापित किया कि हार्डवेयर ने टेस्ट इमेजेस के प्रत्येक पिक्सेल के लिए सॉफ्टवेयर के समान ही आउटपुट दिया, जिसमें जटिल प्राकृतिक फोटोग्राफ और ज्यामितीय पैटर्न शामिल थे। जब उन्होंने लक्षित चिप पर डिज़ाइन बनाया, तो परिणामों ने दिखाया कि सिस्टम ने लगभग कोई मेमोरी संसाधन खर्च नहीं किया, और शून्य समर्पित मेमोरी ब्लॉक्स का उपयोग किया। इसने चिप की कुल लॉजिक क्षमता के आधे प्रतिशत से भी कम जगह ली और इसके विशेष गणित प्रोसेसर के एक बहुत छोटे हिस्से का उपयोग किया। सिस्टम 100 मिलियन साइकिल प्रति सेकंड की गति से चला, जिसने 32-बाय-32 पिक्सेल के एक पूर्ण फ्रेम को केवल दस माइक्रोसेकंड से कुछ अधिक समय में प्रोसेस किया।
बिजली की खपत भी एक बड़ी सफलता थी। चिप का सक्रिय हिस्सा जो गणना करता है, वह केवल नौ मिलीवाट बिजली का उपयोग करता है, जो एक छोटे LED को जलाने के लिए आवश्यक ऊर्जा से भी कम है। हालांकि मापी गई कुल बिजली में उस ऊर्जा का भी समावेश था जो चिप से बाहरी पिनों तक सिग्नल भेजने के लिए आवश्यक है, शोधकर्ताओं ने उल्लेख किया कि एक वास्तविक डिवाइस में जहाँ चिप आंतरिक रूप से अन्य हिस्सों से बात करता है, यह बाहरी बिजली लागत गायब हो जाएगी, जिससे गणना कोर दस मिलीवाट से भी कम पर चल सकेगा। दक्षता का यह स्तर उन्नत विजन कार्यों को उन उपकरणों पर चलाने को संभव बनाता है जो छोटी बैटरी या यहाँ तक कि एनर्जी हार्वेस्टिंग से संचालित होते हैं, बिना किसी बड़े कूलिंग सिस्टम या भारी पावर सप्लाई की आवश्यकता के।
यह डिज़ाइन सीमाओं से रहित नहीं है। यह वर्तमान में केवल सिंगल-चैनल इमेज, जैसे कि ब्लैक-एंड-व्हाइट फोटो, को प्रोसेस करने के लिए विशेष रूप से बनाया गया है और तीन-बाय-तीन पैटर्न आकार के लिए अनुकूलित है। पैटर्न का आकार बदलने या रंगीन छवियों को संभालने के लिए सर्किट को फिर से बनाने की आवश्यकता होगी। इसके अतिरिक्त, सिस्टम डेटा के निरंतर प्रवाह की अपेक्षा करता है और इसमें डेटा स्रोत के रुकने पर रुकने या प्रतीक्षा करने का कोई तंत्र नहीं है। हालाँकि, कम शक्ति वाले हार्डवेयर पर छोटे, तेज़ गति से चलने वाले इमेज पैच को संभालने के अपने इच्छित उद्देश्य के लिए, शोधकर्ताओं ने प्रदर्शित किया है कि उनका दृष्टिकोण एक अत्यधिक कुशल समाधान है। यह सिद्ध करके कि जटिल इमेज विश्लेषण लगभग शून्य मेमोरी और न्यूनतम बिजली के साथ किया जा सकता है, यह कार्य स्मार्ट, स्व-निहित सेंसरों की एक नई पीढ़ी के द्वार खोलता है जो क्लाउड से कनेक्शन के बिना दुनिया को देख और समझ सकते हैं।
अपने क्षेत्र के पेपरों की भीड़ में उलझे हुए हैं?
आपके रिसर्च कीवर्ड से मेल खाने वाले सबसे नए और अलग सोच वाले पेपरों का रोज़ाना Digest पाएँ—तकनीकी सारांश के साथ, आपकी भाषा में।