PACOX: A FPGA-based Pauli Composer Accelerator for Pauli String Computation

기술 요약: PACOX – FPGA 기반 Pauli Composer 가속기

문제 정의
Pauli string은 해밀토니안 시뮬레이션, 변분 양자 알고리즘, 양자 오류 수정 등 하이브리드 양자-고전 알고리즘의 핵심적인 계산 프리미티브 역할을 합니다. 그러나 이러한 Pauli string의 고전적 계산은 심각한 확장성 문제에 직면해 있습니다. 큐비트 수($n$)가 증가함에 따라 계산 비용은 기하급수적으로 증가하며, 빠르게 성능 병목 현상이 됩니다. 기존의 소프트웨어 기반 솔루션(예: Qiskit, PennyLane)과 최적화된 CPU 방식(예: 트리 기반 접근법, 재귀적 행렬 슬라이싱)은 지수적인 메모리 증가와 제한된 산술 처리량으로 인해 큰 $n$에 대해 어려움을 겪습니다. GPU 기반 접근 방식이 개선을 제공하기는 하지만, 여전히 확장성 한계에 부딪힙니다. 또한, 양자 시스템 내 기존의 FPGA 구현은 주로 제어 또는 회로 수준의 에뮬레이션에 집중되어 있으며, 복잡한 인덱스 변환 및 위상 누적(phase accumulation)을 포함하는 Pauli string 계산을 위한 전용 하드웨어는 결여되어 있습니다.

방법론
이러한 한계를 해결하기 위해 저자들은 PACOX(PAuli COmposer X Accelerator)를 제안합니다. 이는 Pauli string 계산을 위해 설계된 최초의 전용 FPGA 기반 가속기입니다. 방법론은 세 가지 핵심 혁신을 바탕으로 구축되었습니다:

1. 알고리즘 재구성: 저자들은 연산 평가 방식을 재구성하여 Pauli Composer(PC) 알고리즘[11]을 적응시켰습니다. 값비싼 행렬 곱셈을 수행하는 대신, PACOX는 **압축된 이진 인코딩(compact binary encoding)**을 활용하여 계산을 XOR 기반 인덱스 치환 및 위상 누적으로 변으로 전환합니다. 이 접근 방식은 곱셈을 XOR 로직으로 대체하여 계산 사이클과 하드웨어 복잡성을 크게 줄입니다.
2. 병렬 및 파이프라인 아키텍처: 하드웨어 설계는 Xilinx ZCU102 FPGA 상에 구성된 32개의 처리 요소(Processing Elements, PEs) 클러스터를 채택합니다. 알고리즘은 $2^n$ 데이터 벡터를 분할하여 PE로 스트리밍하도록 병렬화되었습니다. 각 PE는 단일 클록 사이클 내에서 ALU를 사용하여 할당된 엔트리를 독립적으로 업데이트합니다. 이 아키텍처는 데이터가 세그먼트 단위로 처리되는 파이프라인 실행 전략을 지원하며, 이를 통해 순차적 구현에 비해 PE 수에 비례하는 비율만큼 실행 시간을 단축합니다.
3. 최적화된 메모리 구조: 지수적인 데이터 증가를 관리하기 위해, PACOX는 **컨텍스트 버퍼(Context Buffers)**와 n-Pauli 행렬 메모리로 구성된 특화된 메모리 계층 구조를 구현합니다. 이 설계는 0이 아닌 요소만을 저장하고, 값을 32비트로 저장하는 대신 2비트 인코딩(1, -1, 1j, -1j를 나타냄)을 사용하여 메모리 점유율을 획기적으로 줄입니다. 시스템은 구성을 위한 64비트 PIO 인터페이스와 프로세싱 시스템(PS)과 프로그래머블 로직(PL) 간의 데이터 전송을 처리하기 위한 AXI Mapper가 포함된 DMA 컨트롤러를 사용합니다.

주요 기여

• 최초의 전용 하드웨어 가속기: PACOX는 제어나 에뮬레이션에 초점을 맞춘 기존 FPGA 솔루션의 공백을 메우는, Pauli string 계산을 위해 특별히 설계된 최초의 FPGA 가속기로 제시됩니다.
• XOR 기반 계산: 이 논문은 이진 인코딩을 통한 XOR 연산을 사용하여 산술 곱셈을 대체하는 새로운 정식화(formulation)를 도입하여, 고속, 저전력 로직 구현을 가능하게 합니다.
• 확장 가능한 PE 클러스터: 이 설계는 중간 사양의 FPGA에서 최대 19개의 큐비트를 효율적으로 처리할 수 있는 확장 가능한 병렬 아키텍처를 입증하며, 데이터 수준 병렬성을 활용하여 순차적 병목 현상을 극복합니다.
• 메모리 효율성: 0이 아닌 항목만을 저장하고 압축된 인코딩을 사용함으로써, 이 설계는 최첨단 CPU 및 GPU 방식에 비해 메모리 요구 사항을 크게 낮춥니다.

실험 결과
PACOX 설계는 Vivado 2021.2를 사용하여 Xilinx ZCU102 FPGA에서 합성 및 구현되었습니다.

• 자원 활용도: 설계는 250 MHz에서 작동하며, 8,052개의 LUT, 10,934개의 FF, 324개의 BRAM을 사용합니다.
• 전력 효율성: 가속기의 동적 전력 소비는 0.33 W이며, 실행 중 총 시스템 전력은 2.58 W입니다.
• CPU 대비 성능: 최대 19개 큐비트에 대한 Pauli string에 대해, PACOX는 Intel i9-10940X에서 실행되는 최첨단 CPU 기반 방식(PC, Algo993, Tree 알고리즘 포함)보다 일관되게 우수한 성능을 보였습니다.
  • 가속 성능: PACOX는 PC 알고리즘 대비 4.15배에서 9배의 속도 향상을 달성했으며, 더 큰 $n$에 대해서는 Tree 방식 대비 최대 2백만 배까지 빨라졌습니다.
  • 전력-지연 곱(PDP): PACOX는 탁월한 에너지 효율성을 입증했습니다. PDP 개선도는 PC 방식 대비 3.14배에서 60.1배, Tree 방식 대비 최대 $6.06 \times 10^7$배에 달합니다.
• 소프트웨어 비교: 다양한 데이터셋(Heisenberg, QChem, TFIM, Stabilizer)에 대해 Qiskit 및 PennyLane 라이브러리와 비교했을 때, PACOX는 큐비트 수가 증가함에 따라 성능 격차가 벌어지며 일관되게 더 낮은 실행 시간과 PDP 값을 보여주었습니다.
• 병목 분석: 저자들은 실행 시간은 효율적으로 확장되지만, 전체 실행 시간은 현재 데이터 전송 대역폭(ZCU102에서 4 GB/s)에 의해 제한되며, 큰 데이터셋의 경우 전송 시간이 계산 시간을 지배한다고 언급했습니다.

의의 및 주장
본 논문은 PACOX가 하이브리드 양자-고전 시스템의 Pauli 기반 워크로드를 위한 고속 및 에너지 효율적인 하드웨어 솔루션을 제공한다고 주장합니다. 전용 FPGA 가속이 클래식 소프트웨어의 지수적 복잡성과 메모리 병목 현상을 극복할 수 있음을 입증함으로써, 저자들은 PACOX를 양자 시뮬레이션을 확장하기 위한 실행 가능한 경로로 포지셔닝합니다. 결과는 전력과 성능이 중요한 제약 조건인 더 큰 양자 시스템을 지원하기 위해 이러한 가속기가 필수적임을 시사합니다. 저자들은 이를 특정 프리미티브를 위한 전용 하드웨어의 첫 단계로 겸허히 규정하며, 더 큰 큐비트 수를 지원하기 위해 더 높은 메모리 대역폭을 가진 플랫폼(예: Xilinx Alveo)에서 추가적인 확장이 가능하다는 점을 강조합니다.