Technische Samenvatting: OpenOpt – Een Open-Source SRAM-optimizer gebaseerd op een Equivalent Circuit Model

1. Probleemstelling

Naarmate halfgeleider-procesnodes kleiner worden, staat het ontwerp van Static Random Access Memory (SRAM) voor kritieke uitdagingen bij het balanceren van vermogen, prestaties en oppervlakte (PPA) tegenover rendement (yield). Traditionele ontwerpprocessen leunen zwaar op handmatige iteratie en hoogprecisie SPICE-simulaties, die computationeel onhaalbaar worden voor grootschalige arrays die miljoenen cellen bevatten. De runtime van volledige array-SPICE-simulaties groeit superlineair met de arraygrootte, wat een bottleneck vormt voor optimalisatie.

Bovendien lijden bestaande optimalisatiebenaderingen vaak aan twee beperkingen:

1. Simulatie-efficiëntie: Surrogaatmodellen (bijv. neurale netwerken) missen fysieke interpreteerbaarheid en hebben moeite met nauwkeurigheid onder ijle bemonstering of randvoorwaarden, terwijl eerdere analytische modellen vaak vermogensmodellering en inter-transistor koppeling verwaarlozen.
2. Ontkoppelde Optimalisatie: Veel frameworks behandelen architecturale configuratie (rij-/kolomtellingen, multiplexing-ratio's) en transistor-sizing als afzonderlijke, sequentiële fasen. Deze ontkoppeling verhindert de ontdekking van globaal optimale oplossingen binnen de gezamenlijke ontwerpplek, aangezien architecturale keuzes de effectiviteit van transistor-sizing aanzienlijk beïnvloeden en vice versa.

2. Methodologie

Het paper stelt OpenOpt voor, een co-optimalisatieframework dat zowel de SRAM-architectuur als de transistor-sizing gezamenlijk optimaliseert met behulp van een hoogwaardig equivalent circuit model. De workflow bestaat uit drie kerncomponenten:

A. Equivalent Circuit Model voor Simulatieversnelling

Om de simulatie-bottleneck aan te pakken, vervangen de auteurs inactieve SRAM-cellen door compacte equivalente RC-lasten en statische vermogensmodellen.

• Hiërarchische Modellering: Een 3×3 array-model wordt geconstrueerd waarbij de centrale cel een volledige 6T SRAM is, en de omliggende 8 cellen worden vervangen door equivalente circuits.
• Component Vereenvoudiging:
  • Bit Lines (BL/BLB): Gemodelleerd als pure capaciteit ($C_{BL}$) voor niet-geselecteerde rijen, aangezien de access-transistors uit staan.
  • Word Lines (WL): Gemodelleerd met een vereenvoudigde enkele-capaciteitsbenadering ($C_{WL}$) die het dominante gedrag vastlegt zonder complexe RC-netwerken.
  • Statisch Vermogen: Gemodelleerd als een weerstand ($R_{static}$) afgeleid van cel-niveau simulatie.
• Schaalbaarheid: Het model breidt zich uit naar willekeurige $m \times n$ arrays via lineaire superpositie, waardoor de computationele complexiteit ontkoppeld blijft van de arraygrootte.
• Architecturale Boetes: Het framework modelleert analytisch de boetes voor chip-select decoding (logaritmische vertraging gebaseerd op het aantal sub-arrays) en kolom-multiplexing (vertraging en vermogen gebaseerd op de multiplexing-ratio), waardoor de optimizer rekening houdt met perifere overhead.

B. Gezamenlijke Zoekruimte en Optimalisatiealgoritmen

OpenOpt definieert een verenigde zoekruimte die de volgende parameters omvat:

• Architecturale Parameters: Aantal rijen ($r$), kolommen ($c$), multiplexing-ratio ($\mu$), en aantal sub-arrays ($n_a$), begrensd door de totale capaciteit.
• Transistor Parameters: Breedtes ($W_{PU}, W_{PD}, W_{PG}$), lengtes ($L$), en drempelspanningen ($V_{th}$).

Het framework integreert zeven optimalisatiealgoritmen om deze ruimte te navigeren:

• Single-Objective: Simulated Annealing (SA), Particle Swarm Optimization (PSO), Constrained Bayesian Optimization (CBO), SMAC, en RoSE-Opt. Deze maximaliseren een samengestelde Figure of Merit (FoM).
• Multi-Objective: NSGA-II en MOEA/D. Deze optimaliseren direct SNM, Vermogen, Vertraging en Oppervlakte om de Pareto-front te verkennen.

C. Evaluatiemetriek

Voor single-objective algoritmen wordt een uitgebreide FoM berekend:
$$\text{FoM} = \log_{10} \left( \frac{\text{SNM}_{\min}}{\text{Power}_{\max} \times \text{Delay}_{\max} \times \sqrt{\text{Area}}} \right)$$
Multi-objective algoritmen gebruiken ruwe metrieken om Pareto-optimale trade-offs te genereren.

3. Belangrijkste Bijdragen

1. High-Fidelity Equivalent Circuit Model: Een model dat inactieve cellen vervangt door RC-lasten, wat een tot 61,4× versnelling van de simulatie bereikt terwijl de nauwkeurigheid hoog blijft (read/write delay fout < 0,22%, power fout < 1,68%).
2. Unified Co-Optimization Platform: Een framework dat gelijktijdig de architectuur en de transistor-sizing verkent, en via ablatie-studies aantoont dat deze twee fasen complementaire winst bieden in plaats van redundante verbeteringen.
3. Open-Source Toolchain: Integratie van vijf single-objective en twee multi-objective algoritmen, publiekelijk beschikbaar gesteld om de SRAM-ontwerpcommunity te ondersteunen.

4. Experimentele Resultaten

Experimenten werden uitgevoerd met het FreePDK45 procesnode met een doelcapaciteit van 32 KB × 8 (262.144 bits).

• Simulatienauwkeurigheid: Het equivalent circuit model vertoonde een verwaarloosbare fout vergeleken met volledige SPICE-simulaties over verschillende arraygroottes (32×16 tot 512×512), met vermogensfouten die beperkt bleven tot 1,68%.
• Algoritme Prestaties: Onder de zeven geteste algoritmen behaalde MOEA/D de beste Figure of Merit (8,2721).
  • Verbeteringen ten opzichte van de Ongeoptimaliseerde Baseline:
    • Oppervlakte (Area): Verminderd met 73,6% (van 0,4773 mm² naar 0,1253 mm²).
    • Piekeffect (Peak Power): Verminderd met 42,3%.
    • SNM (Stabiliteit): Verbeterd met 6,2% (0,273 V naar 0,290 V).
    • Vertraging (Delay): Read en write vertragingen verbeterden met respectievelijk 11,3% en 14,9%.
• Ablatie-studie (Architectuur vs. Sizing):
  • Architectuur Selectie (Stage 0→1): Het consolideren van 1024 kleine sub-arrays naar 128 middelgrote arrays droeg bij aan ~84% van de totale FoM-winst, voornamelijk door de perifere overhead (decoders, sense amplifiers, routing) te verminderen.
  • Transistor Sizing (Stage 1→2): Leverde complementaire verfijningen, wat de oppervlakte verder met 16,6% verminderde en de SNM met 6,3% verbeterde door de pull-up/pull-down ratio's en drempelspanningen af te stemmen.

5. Betekenis en Claims

Het paper claimt dat OpenOpt de kritieke bottlenecks van simulatie-efficiëntie en ontkoppeld ontwerp aanpakt. Door gebruik te maken van een equivalent circuit model, maakt het framework de exploratie van een gezamenlijke architectuur- en sizing-zoekruimte mogelijk die voorheen computationeel onhaalbaar was.

De auteurs benadrukken dat de co-optimalisatiestrategie essentieel is; noch architectuurselectie, noch transistor-sizing alleen kan het globale optimum bereiken. De resultaten valideren dat architecturale reorganisatie de bulk van de efficiëntiewinsten oplevert, terwijl transistor-sizing de noodzakelijke fijnafstemming biedt. De publieke release van de toolchain heeft als doel verdere research en adoptie van geautomatiseerd SRAM-ontwerp te faciliteren.