🔬 physics

APEIRON: composing smart TDAQ systems for high energy physics experiments

Het artikel introduceert APEIRON, een gedistribueerd heterogeen verwerkingsframework dat hardware en software integreert om slimme trigger- en data-acquisitiesystemen voor experimenten in de hogere energie fysica mogelijk te maken, gedemonstreerd door middel van een deeltjesidentificatie-applicatie voor het NA62-experiment.

Oorspronkelijke auteurs: Roberto Ammendola, Andrea Biagioni, Carlotta Chiarini, Andrea Ciardiello, Paolo Cretaro, Ottorino Frezza, Francesca Lo Cicero, Alessandro Lonardo, Michele Martinelli, Pier Stanislao Paolucci, Pierpaol

Gepubliceerd 2026-07-03

📖 4 min leestijd☕ Koffiepauze-leesvoer

CC BY 4.0

Oorspronkelijke auteurs: Roberto Ammendola, Andrea Biagioni, Carlotta Chiarini, Andrea Ciardiello, Paolo Cretaro, Ottorino Frezza, Francesca Lo Cicero, Alessandro Lonardo, Michele Martinelli, Pier Stanislao Paolucci, Pierpaolo Perticaroli, Cristian Rossi, Francesco Simula, Matteo Turisini, Piero Vicini

Oorspronkelijk artikel gelicentieerd onder CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Dit is een AI-gegenereerde uitleg van het onderstaande artikel. Het is niet geschreven of goedgekeurd door de auteurs. Raadpleeg het oorspronkelijke artikel voor technische nauwkeurigheid. Lees de volledige disclaimer

Stel je voor dat je een enorm, razendsnel treinstation runt waar duizenden treinen (datapakketjes) elke seconde arriveren. Jouw taak is om deze treinen te sorteren, hun lading te controleren en te beslissen welke door mogen rijden en welke moeten worden gestopt of omgeleid. In de wereld van de hogereeltrofysica is dit "treinstation" een experiment zoals NA62 bij CERN, en de "treinen" zijn deeltjes die op elkaar botsen.

Het artikel introduceert APEIRON, een nieuw "slim besturingssysteem" dat is ontworig om de hersenen van deze treinstations te bouwen. Dit is hoe het werkt, onderverdeeld in eenvoudige concepten:

1. Het Probleem: Te groot voor één brein

Traditioneel gebruikten wetenschappers één enkele, superintelligente computerchip (een FPGA) om het sorteren te doen. Maar moderne experimenten produceren zoveel data dat één chip voelt als het beheren van een wereldwijde luchthaven met slechts één verkeersleider. Het raakt overweldigd.

Voorheen, als wetenschappers meer kracht nodig hadden, moesten ze meerdere chips handmatig aan elkaar koppelen door complexe, aangepaste code te schrijven voor elke afzonderlijke verbinding. Het was alsof je een brug tussen eilanden met de hand bouwde, steen voor steen, telkens wanneer je een nieuw eiland nodig had.

2. De Oplossing: APEIRON (De Universele Vertaler)

APEIRON is een framework dat fungeert als een universele vertaler en een automatische bouwploeg. Het stelt wetenschappers in staat om veel chips naadloos aan elkaar te koppelen zonder zich zorgen te maken over de ingewikkelde bedrading.

De "Hive Mind"-aanpak: In plaats van één groot brein, creëert APEIRON een netwerk van kleinere breinen (chips) die direct met elkaar communiceren.
Het "Postkantoor"-systeem: Het gebruikt een slim routingsysteem (zoals een zeer efficiënt postkantoor) dat automatisch beslist welk datapakketje naar welke chip gaat. Je hoeft niet het adres van elk huis te weten; je gooit de brief gewoon in de brievenbus en het systeem regelt de rest.
Eenvoud voor wetenschappers: Wetenschappers kunnen hun sorteerregels schrijven in standaard computercode (C++), en APEIRON bouwt de complexe hardwareverbindingen automatisch op de achtergrond. Het is alsof je een chef-kok een recept geeft en een robot automatisch de keuken, het fornuis en de bezorgwagens assembleert.

3. Hoe het data verplaatst (De Leidingen)

Het systeem verplaatst data op twee manieren:

Binnen de chip: Data beweegt tussen verschillende onderdelen van dezelfde chip via een lokale switch (zoals een gang binnen een huis).
Tussen chips: Data reist tussen verschillende chips via snelle "snelwegen" (seriële transceivers).
De Magie: Het systeem gebruikt "virtuele kanalen" om verkeersopstoppingen (deadlocks) te voorkomen, zodat er zelfs als duizenden datapakketjes tegelijk aankomen nooit een file ontstaat.

4. De Praktijktest: Het NA62-experiment

Om te bewijzen dat het werkt, heeft het team APEIRON getest op het NA62-experiment bij CERN.

De Taak: Ze moesten specifieke deeltjes (kaonen) identificeren door te kijken naar het licht dat ze achterlaten in een speciale detector (de RICH-detector). Dit is als het proberen te identificeren van een specifieke vogelsoort door alleen naar het patroon van de veren te kijken, en dat in een fractie van een seconde.
De Oude Manier: Ze gebruikten voorheen een combinatie van een GPU (een videokaart) en een FPGA, wat ingewikkeld was en aangepaste hardware vereiste.
De APEIRON-Manier: Ze bouwden een "FPGA-RICH"-systeem volledig binnen het APEIRON-framework. Ze gebruikten een "neuraal netwerk" (een type AI dat patronen leert herkennen) om de identificatie uit te voeren.

5. De Resultaten: Snel en Efficiënt

De resultaten waren indrukwekkend:

Snelheid: Het systeem verwerkte data met een snelheid van 18,75 miljoen events per seconde, waarmee het de vereiste snelheid van 10 miljoen gemakkelijk versloeg.
Efficiëntie: Het gebruikte zeer weinig van de middelen van de chip (slechts 14% van de "logische blokken" en 2% van de "rekenprocessors"), waardoor er genoeg ruimte overbleef voor andere taken.
Nauwkeurigheid: De AI identificeerde geladen deeltjes met hoge nauwkeurigheid, hoewel er werd opgemerkt dat het specifiek identificeren van elektronen nog steeds een beetje lastig was (zoals het onderscheiden van twee zeer vergelijkbare vogels).

Samenvatting

Kortom, APEIRON is een toolkit waarmee natuurkundigen enorme, supersnelle dataprocessingsnetwerken kunnen bouien door simpelweg code te schrijven, zonder dat ze hardware-engineers hoeven te zijn. Het verandert een complex, handmatig constructieproject in een geautomatiseerd, plug-and-play systeem, waardoor ze de enorme datastromen van moderne deeltjesfysica-experimenten met gemak kunnen afhandelen.

Technische Samenvatting van APEIRON: Het Samenstellen van Slimme TDAQ-systemen voor Experimenten in de Hoge-energiefysica

Probleemstelling
Real-time datastroomverwerking in experimentele deeltjesfysica vereist een hoge rekendoorvoer, deterministische latentie en substantiële I/O-bandbreedte. Hoewel Field-Programm Programmable Gate Arrays (FPGA's) uitstekend geschikt zijn voor deze vereisten vanwege hun herconfigureerbare logica en snelle transceivers, bestaat er een aanzienlijke beperking in huidige High-Level Synthesis (HLS) omgevingen: ze zijn doorgaans beperkt tot enkele FPGA-devices. Wanneer trigger- of data-acquisitieproblemen (TDAQ) de capaciteit van een enkele chip overstijgen — een veelvoorkomend scenario in moderne experimenten met hoge kanaalaantallen — worden ontwikkelaars gedwongen te vertrouwen op ad-hoc, handmatig vervaardigde inter-FPGA-communicatielagen. Deze kloof tussen de single-device HLS-mogelijkheden en de behoeften van multi-device real-time systemen motiveerde de ontwikkeling van APEIRON.

Methodologie en Architectuur
APEIRON is een gedistribueerd heterogeen verwerkingsframework dat is ontworpen om de Xilinx Vitis HLS-ecosysteem transparant te laten opereren over een netwerk van onderling verbonden FPGA's. Het framework beslaat de volledige softwarehiërarchie, van low-level device drivers tot een high-level dataflow programmeermodel.

Systeemtopologie: Het systeem modelleert datapaden als $m$ onafhankelijke databronnen die een cascade van $n$ stream-verwerkingsstadia voeden. Deze stadia kunnen zich op één of meer FPGA-nodes bevinden, waarbij een netwerkfabric de datastromen hercombineert waar nodig. Het onderliggende netwerk is een packet-switched, dimension-order-routed mesh, waardoor de fysieke topologie via configuratie kan worden afgestemd in plaats van via herontwerp.
Communicatie-infrastructuur: Afgeleid van APEnet en EXANEST network-on-chip ontwerpen, ondersteunt het communicatiesubsysteem zowel intra-node transfers (tussen kernels op dezelfde FPGA) als inter-node transfers (via high-speed seriële transceivers). De routering maakt gebruik van een crossbar switch met dimension-order routing en Virtual Cut-Through switching om lage latentie te garanderen. Om deadlocks onder dimension-order routing te voorkomen, zijn er twee virtuele kanalen beschikbaar per fysieke link.
Programmeermodel: APEIRON maakt gebruik van een dataflow-abstractie gebaseerd op Kahn Process Networks. Ontwikkelaars schrijven algoritmische C/C++ kernels die AXI4-Stream poorten exposeren. Communicatie wordt afgehandeld via een lichtgewicht C++ API met non-blocking send() en blocking receive() primitieven. Deze API abstraheert het onderliggende pakketprotocol, waardoor kernels kunnen communiceren ongeacht de fysieke plaatsing.
Build Flow: De mapping van de computationele dataflow-graaf naar het fysieke FPGA-netwerk wordt gedefinieerd in een YAML-configuratiebestand. De APEIRON-toolchain genereert automatisch alle aanvullende logica (routing, dispatching, aggregatie) en produceert de volledige design bitstream, waardoor ontwerpers worden ontlast van handmatige integratietaken.

Kernbijdragen
Het artikel presenteert de volgende kernbijdragen:

Een Modulaire Interconnect: Een topologie-configureerbare, low-latency directe interconnect tussen FPGA-nodes.
Verenigde Abstractie: Een dataflow programmeermodel waarbij taken communiceren via lichtgewicht send/receive primitieven, wat logische communicatie loskoppelt van fysieke plaatsing.
Automatisering: Een toolchain die automatisch routing-, dispatching- en aggregatielogica genereert vanuit een compacte applicatiebeschrijving, waardoor gebruikers zich uitsluitend kunnen concentreren op algoritmische kernels.
Doelverscheidenheid: Een systeem dat zowel traditionele low-level triggersystemen als data-reductiestadia in trigger-loze of streaming readout-opstellingen kan adresseren.

Validatie en Resultaten
Het framework werd gevalideerd met behulp van een deeltjesidentificatie (PID) applicatie voor het NA62-experiment bij CERN.

Context: De NA62 Ring Imaging Cherenkov (RICH) detector vereist online PID om low-level triggerbeslissingen te informeren. De auteurs vervingen een eerdere heterogene GPU+FPGA pipeline (GPURICH) door een single-FPGA oplossing (FPGA-RICH) die volledig binnen APEIRON is gebouwd.
Implementatie: De PID-taak werd geformuleerd als een neurale netwerk-inferentieprobleem met een seedless benadering (vertrouwend op enkel RICH hit data). De architectuur is een volledig verbonden netwerk (64-16-4 neuronen). Het model werd gekwantiseerd met QKeras en geconverteerd naar synthetiseerbare firmware via HLS4ML, waarbij gebruik is gemaakt van fixed-point representaties.
Prestaties: Synthese op een Xilinx VCU118 board bij 150 MHz resulteerde in een compacte implementatie die 14% van de beschikbare LUT's en 2% van de DSP slices gebruikte. De gemeten inferentie-latentie was 146,66 ns, waarmee een duurzame throughput van 18,75 MHz werd bereikt, wat ruim boven de 10 MHz vereiste van het experiment ligt.
Nauwkeurigheid: Receiver Operating Characteristic (ROC) curves toonden een bevredigend onderscheidend vermogen voor de multipliciteit van geladen deeltjes ( $N_r$ ). De resultaten voor elektron/positron ( $e^\pm$ ) identificatie waren minder bevredigend, een beperking die wordt toegeschreven aan het onvermogen van de RICH-detector om deeltjestypes buiten het 15–35 GeV/c energiebereik te onderscheiden.

Betekenis en Toekomstig Werk
Het artikel stelt dat APEIRON een terugkerende behoefte in de deeltjesfysica TDAQ-ontwerp adresseert door een configureerbaar low-latency FPGA-netwerk te combineren met geautomatiseerde build-tools en een dataflow programmeermodel. De succesvolle inzet van FPGA-RICH demonstreert het vermogen van het framework om high-throughput, low-latency oplossingen te leveren voor complexe natuurkundige algoritmen.

Toekomstig werk richt zich op het verbeteren van de prestaties en bruikbaarheid van het framework. Specifiek beogen de auteurs de $e^\pm$ identificatie resultaten te verbeteren door online primitieven van de LKr calorimeter te integreren, die informatie over de energie van events levert, waardoor de beperkingen van de RICH-detector alleen worden gecompenseerd.