🔬 physics

APEIRON: composing smart TDAQ systems for high energy physics experiments

本論文は、高エネルギー物理学実験におけるスマートなトリガーおよびデータ収集システムを可能にするためにハードウェアとソフトウェアを統合した分散型ヘテロジニアス・プロセッシング・フレームワークであるAPEIRONを紹介し、NA62実験における粒子識別アプリケーションを通じてその実証を行うものである。

原著者： Roberto Ammendola, Andrea Biagioni, Carlotta Chiarini, Andrea Ciardiello, Paolo Cretaro, Ottorino Frezza, Francesca Lo Cicero, Alessandro Lonardo, Michele Martinelli, Pier Stanislao Paolucci, Pierpaol

公開日 2026-07-03

📖 1 分で読めます☕ さくっと読める

CC BY 4.0

原著者： Roberto Ammendola, Andrea Biagioni, Carlotta Chiarini, Andrea Ciardiello, Paolo Cretaro, Ottorino Frezza, Francesca Lo Cicero, Alessandro Lonardo, Michele Martinelli, Pier Stanislao Paolucci, Pierpaolo Perticaroli, Cristian Rossi, Francesco Simula, Matteo Turisini, Piero Vicini

原論文は CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) でライセンスされています。 ✨ これは以下の論文のAI生成解説です。著者が執筆または承認したものではありません。技術的な正確性については原論文を参照してください。免責事項の全文を読む

あなたは、毎秒何千もの列車（データパケット）が到着する、大規模で高速な鉄道駅を運営していると想像してください。あなたの仕事は、これらの列車を仕分け、その積荷を確認し、どの列車を走行させ続け、どの列車を停止または転送すべきかを決定することです。高エネルギー物理学の世界では、この「鉄道駅」はCERNのNA62のような実験であり、「列車」は衝突し合う粒子です。

この論文は、これらの鉄道駅の「脳」を構築するために設計された、新しい「スマート・オペレーティングシステム」であるAPEIRONを紹介しています。その仕組みを、シンプルな概念に分解して説明します。

1. 問題点：一つの脳では大きすぎる

従来、科学者たちは、仕分けを行うために単一の非常に賢いコンピュータチップ（FPGA）を使用してきました。しかし、現代の実験が生成するデータ量は膨大であり、一つのチップでは、まるで一人の交通管制官で世界規模の空港を管理しようとするようなもので、処理能力が追いつかなくなります。

以前は、より多くのパワーが必要になった場合、複数のチップを手動で接続し、それぞれの接続に対して複雑でカスタムされたコードを書かなければなりませんでした。それは、新しい島ができるたびに、レンガを一つずつ手作業で積み上げて島同士の間に橋を作るようなものでした。

2. 解決策：APEIRON（ユニバーサル・トランスレーター）

APEIRONは、フレームワークとして機能し、面倒な配線を気にすることなく、多くのチップをシームレスに接続することを可能にする**「ユニバーサル・トランスレーター（万能翻訳機）兼自動建設作業員」**です。

「ハイブ・マインド（集合知）」のアプローチ： 一つの大きな脳の代わりに、APEIRONは互いに瞬時に通信し合う小さな脳（チップ）のネットワークを作り出します。
「郵便局」システム： 高度に効率的な郵便局のようなスマートなルーティングシステムを使用し、どのデータパケットをどのチップに送るかを自動的に決定します。すべての家の住所を知る必要はありません。手紙をポストに投函すれば、システムが残りの処理をすべて行います。
科学者のための簡素化： 科学者は標準的なコンピュータコード（C++）で仕分けルールを書くことができます。すると、APEIRONが背後で複雑なハードウェア接続を自動的に構築します。これは、シェフにレシピを渡すと、ロボットが自動的にキッチン、コンロ、そして配送トラックを組み立ててくれるようなものです。

3. データの移動方法（パイプ）

システムは二つの方法でデータを移動させます。

チップ内部： データはチップ内の異なる部分の間を、ローカルスイッチ（家の中の廊下のようなもの）を通って移動します。
チップ間： データは高速な「スーパーハイウェイ」（シリアル・トランシーバ）を通って、チップ間で移動します。
魔法の技術： システムは「仮想チャネル」を使用して、交通渋滞（デッドロック）を防ぎます。これにより、たとえ何千ものデータパケットが一度に到着しても、グリッドロック（立ち往生）が発生しないようになっています。

4. 実社会でのテスト：NA62実験

その性能を証明するために、チームはCERNのNA62実験でAPEIRONをテストしました。

タスク： 特別な検出器（RICH検出器）の中に残される光のパターンを見て特定の粒子（カオン）を特定する必要がありました。これは、鳥の羽の模様だけで特定の種類の鳥を識別するような作業であり、それを一瞬で行わなければなりません。
従来の方法： 以前はGPU（グラフィックスカード）とFPGAを組み合わせた手法を使用していましたが、これは複雑でカスタムハードウェアを必要としました。
APEIRONによる方法： 彼らは、APEIRONフレームワーク内で完全に「FPGA-RICH」システムを構築しました。識別を行うために、「ニューラルネットワーク」（パターンを学習するAIの一種）を使用しました。

5. 結果：高速かつ効率的

結果は目覚ましいものでした。

速度： システムは毎秒1,875万イベントの割合でデータを処理し、要求されていた1,000万という速度を容易に上回りました。
効率性： チップのリソース（ロジックブロックのわずか14%、数学プロセッサのわずか2%）を非常に少なく使用し、他のタスクのために十分な余裕を残しました。
正確性： AIは高い精度で荷電粒子を識別することに成功しましたが、電子を特定することは依然として少し難しい（非常に似通った二種類の鳥を見分けるようなもの）ことも指摘されました。

まとめ

要約すると、APEIRONは、物理学者がハードウェアエンジニアになる必要なく、単にコードを書くだけで、大規模で超高速なデータ処理ネットワークを構築できるツールキットです。それは、複雑で手作業による建設プロジェクトを、自動化されたプラグアンドプレイのシステムへと変え、現代の素粒子物理学実験における巨大なデータの奔流を容易に扱えるようにします。

APEIRONの技術概要：高エネルギー物理学実験のためのスマートTDAQシステムの構成

問題提起
実験的粒子物理学におけるリアルタイム・データフロー処理には、高い計算スループット、決定論的なレイテンシ、および実質的なI/O帯域幅が求められる。FPGA（Field-Programmable Gate Array）は、その再構成可能なロジックと高速シリアル・トランシーバにより、これらの要件に適しているが、現在のHLS（高位合成）環境には重大な制限が存在する。すなわち、それらは通常、単一のFPGAデバイス内に限定されている。トリガーまたはデータ収集（TDAQ）の問題が単一チップの容量を超える場合（現代の実験における高チャンネル数では一般的なシナリオである）、開発者は、手動で作成されたアドホックなFPGA間通信層に頼らざるを得なくなる。単一デバイスのHLS能力と、マルチデバイスのリアルタイム・システムのニーズとの間のこのギャップが、APEIRONの開発を動機付けた。

手法およびアーキテクチャ
APEIRONは、Xilinx Vitis HLSエコシステムを拡張し、相互接続されたFPージネットワーク全体で透過的に動作するように設計された、分散型ヘテロジニアス処理フレームワークである。このフレームワークは、低レベルのデバイスドライバから高レベルのデータフロー・プログラミングモデルに至るまで、完全なソフトウェア階層に及ぶ。

システム・トポロジー: システムは、データパスを、 $m$ 個の独立したデータソースが $n$ 個のストリーム処理ステージの連鎖に供給されるものとしてモデル化する。これらのステージは、1つまたは複数のFPGAノード上に存在することができ、ネットワーク・ファブリックが要求に応じてデータストリームを再結合する。基礎となるネットワークは、パケット交換方式の次元順ルーティング（dimension-order-routed）メッシュであり、再設計ではなく設定によって物理的トポロジーをカスタマイズできる。
通信インフラストラクチャ: APEnetおよびEXANESTのネットワーク・オン・チップ設計に由来するこの通信サブシステムは、ノード内転送（同一FPGA内のカーネル間）とノード間転送（高速シリアル・トランシーバを介したもの）の両方をサポートする。ルーティングには、低レイテンシを確保するために、次元順ルーティングとVirtual Cut-Throughスイッチングを備えたクロスバースイッチを利用する。次元順ルーティング下でのデッドロックを防ぐため、物理リンクごとに2つの仮想チャネルが提供される。
プログラミングモデル: APEIRONは、Kahnプロセスネットワークに基づくデータフロー抽象化を採用している。開発者は、AXI4-Streamポートを公開するアルゴリズム的なC/C++カーネルを記述する。通信は、非ブロッキングのsend()およびブロッキングのreceive()プリミティブを備えた軽量なC++ APIを介して行われる。このAPIは基礎となるパケット・プロトコルを抽象化し、物理的な配置に関係なくカーネルが通信できるようにする。
ビルド・フロー: 計算データフロー・グラフの物理FPGAネットワークへのマッピングは、YAML構成ファイルによって定義される。APEIRONツールチェーンは、すべての付随的なロジック（ルーティング、ディスパッチ、集約）を自動生成し、完全な設計ビットストリームを生成するため、設計者は手動の統合作業から解放される。

主な貢献
本論文は、以下の核心的な貢献を提示している。

モジュール型インターコネクト: ノード間における、トポロジー構成可能で低レイテンシな直接インターコネクト。
統一された抽象化: タスクが軽量なsend/receiveプリミティブを介して通信するデータフロー・プログラミングモデルであり、論理的な通信と物理的な配置を分離する。
自動化: コンパクトなアプリケーション記述からルーティング、ディスパッチ、および集約ロジックを自動生成するツールチェーンを提供し、ユーザーがアルゴリズム・カーネルのみに集中できるようにする。
ターゲットの汎用性: 伝統的な低レベル・トリガー・システムと、トリガーレスまたはストリーミング読み出し設定におけるデータ削減ステージの両方に対処できるシステム。

検証および結果
本フレームワークは、CERNのNA62実験における粒子識別（PID）アプリケーションを用いて検証された。

コンテキスト: NA62のリング・イメージ・チェレンコフ（RICH）検出器は、低レベル・トリガーの決定に情報を与えるために、オンラインPIDを必要とする。著者らは、従来のヘテロジニアスGPU+FPGAパイプライン（GPURICH）を、APEIRON内で完全に構築された単一FPGAソリューション（FPGA-RICH）に置き換えた。
実装: PIDタスクは、シードレス・アプローチ（RICHヒットデータのみに依存）を用いたニューラルネットワーク推論問題として定式化された。アーキテクチャは、全結合ネットワーク（64-16-4ニューロン）である。モデルはQKerasを用いて量子化され、固定小数点表現を利用してHLS4MLを介して合成可能なファームウェアへと変換された。
性能: Xilinx VCU118ボード上で150 MHzで合成した結果、利用可能なLUTの14%、DSPスライスの2%を使用したコンパクトな実装となった。測定された推論レイテンシは146.66 nsであり、18.75 MHzの持続スループットを達成した。これは実験の要件である10 MHzを十分に上回っている。
精度: 受信者動作特性（ROC）曲線は、荷電粒子の多重度（ $N_r$ ）に対して満足のいく識別能を示した。電子および陽電子（ $e^\pm$ ）の識別に関する結果は、RICH検出器が15–35 GeV/cのエネルギー範囲外の粒子種を識別できないことに起因する制限により、満足のいくものではなかった。

意義および今後の展望
本論文は、APEIRONが構成可能な低レイテンシFPGAネットワークと自動ビルド・ツール、およびデータフロー・プログラミングモデルを組み合わせることで、粒子物理学のTDAQ設計における再発するニーズに対処していると主張している。FPGA-RICHの成功したデプロイメントは、複雑な物理アルゴリズムに対して高スループット・低レイテンシのソリューションを提供できる本フレームワークの能力を実証している。

今後の研究は、フレームワークの性能とユーザビリティの向上に焦密している。具体的には、イベントエネルギー情報を提供するLKrカロリメータからのオンライン・プリミティブを統合することで、RICH検出器単独の限界を補い、 $e^\pm$ 識別の結果を改善することを目指している。