Resumo Técnico: Co-Design Hardware-Software de Computações Recorrentes Analógicas Escaláveis e Eficientes Energeticamente

Declaração do Problema

Aplicações de Inteligência Artificial (IA) sempre ativas, como sensores ambientais e implantes biomédicos, demandam consumo de energia ultra-baixo, frequentemente na faixa de sub-microwatts. Embora circuitos analógicos ofereçam um caminho para alcançar essa eficiência, as implementações analógicas existentes estão amplamente restritas a arquiteturas feedforward. Estender essas arquiteturas para dinâmicas recorrentes foi historicamente considerado impraticável devido à acumulação de ruído analógico através de laços de realimentação temporal. Além disso, as atuais soluções digitais de IA de borda (por exemplo, TinyML em microcontroladores) operam em níveis de miliwatts, ordens de magnitude superiores ao que circuitos analógicos em subthreshold podem teoricamente alcançar. Há uma falta de arquiteturas que suportem simultaneamente treinamento paralelizável, memória multistável, computação analógica e consumo de energia na faixa de sub-microwatts.

Metodologia

Os autores propõem uma abordagem de co-design hardware-software centrada em Unidades Recorrentes de Memória Bistável (BMRUs), uma classe de Redes Neurais Recorrentes (RNNs) caracterizada por saídas de valor discreto e dinâmicas histéricas. A metodologia prossegue em três etapas principais:

1. Reformulação Algorítmica (BMRU do Primeiro Quadrante):
   A formulação padrão da BMRU, que depende de saídas bipolares e limiares dependentes da entrada, é incompatível com circuitos analógicos unipolares simples em modo de corrente. Os autores reformulam a BMRU em uma BMRU do Primeiro Quadrante (FQ). Esta variante opera inteiramente com valores não negativos, utilizando limiares fixos ($\beta_{lo}, \beta_{hi}$) aprendidos durante o treinamento, mas constantes durante a inferência. Essa reformulação permite um mapeamento direto para circuitos de modo de corrente single-ended, sem a necessidade de pares diferenciais ou fontes de alimentação negativas, preservando a expressividade e a treinabilidade do modelo original.

2. Implementação de Circuito:
   Um circuito analógico personalizado de ultra-baixo consumo em modo de corrente é projetado a partir de primeiros princípios para implementar a FQ BMRU.

   • Operação em Modo de Corrente: Todos os sinais são representados como correntes, aproveitando a relação exponencial I-V de transistores MOS em subthreshold para compressão natural da faixa dinâmica e operação em nível de picoampère.
   • Design Apenas com Transistores: O circuito elimina resistores, capacitores e indutores, alcançando integração monolítica verdadeira. A convergência instantânea da BMRU remove a necessidade de capacitores on-chip exigidos por RNNs tradicionais ou Modelos de Espaço de Estado (SSMs).
   • Mapeamento Um-para-Um: Cada parâmetro aprendido mapeia diretamente para um elemento de circuito específico. Os pesos correspondem a razões de largura de transistores em espelhos de corrente, enquanto os limiares e ganhos correspondem a correntes de polarização.
   • Célula Bistável: A célula central é um disparador Schmitt de modo de corrente com 9 transistores que implementa histerese. Apresenta programabilidade independente do ponto de comutação alto ($I_{thresh}$), amplitude de saída ($I_{gain}$) e largura da histerese ($I_{width}$).

3. Pipeline de Validação:
   A rede é treinada inteiramente em software usando JAX/Flax. Os parâmetros aprendidos são então mapeados para dimensões de transistores e correntes de polarização para inferência em simulações de nível de transistor no Cadence Spectre, utilizando tecnologia CMOS X-FAB de 180 nm. Este modelo de software de alta fidelidade serve como proxy para o hardware físico, permitindo análises de ruído e potência em grande escala que seriam computacionalmente proibitivas no nível de transistor.

Principais Contribuições

O artigo afirma quatro contribuições primárias:

• Correspondência Hardware-Software Um-para-Um: A formulação da FQ BMRU garante que cada parâmetro aprendido mapeie para um único elemento de circuito programável. Simulações de nível de transistor confirmam concordância quase perfeita entre as previsões de software e a dinâmica do circuito em cada estágio de sinal intermediário.
• Imunidade Estrutural ao Ruído: As saídas de valor discreto da BMRU atuam como uma barreira estrutural contra ruído analógico. Em cada limite da célula, a limiarização histérica suprime o ruído analógico acumulado em pelo menos 20 vezes, quebrando a barreira de acumulação de ruído que historicamente impediu a recorrência analógica.
• Recorrência com Baixo Custo Marginal: A análise de escalabilidade de potência revela que, enquanto camadas feedforward (totalmente conectadas) escalam quadraticamente com a dimensão do estado, as camadas recorrentes da BMRU escalam linearmente. Consequentemente, adicionar capacidades de processamento temporal a uma espinha dorsal analógica feedforward incorre apenas em um pequeno custo marginal de potência que escala linearmente.
• Operação em Sub-Microwatt: O núcleo RNN de uma rede mínima de prova de conceito alcança consumo de energia de aproximadamente 100 nW durante inferência contínua, operando inteiramente no regime de subthreshold com dinâmicas contínuas sem clock.

Resultados

Os autores validam sua abordagem através de vários benchmarks e simulações:

• Detecção de Palavras-Chave (KWS): No conjunto de dados Google Speech Commands (especificamente a tarefa "sim" versus outros), a implementação analógica alcança 98,08% de precisão em software e 96,98% em simulação de nível de transistor para uma dimensão de estado de $d=16$. Para a configuração mínima $d=4$ usada para validação de hardware, as previsões de hardware corresponderam às previsões de software em 49 de 50 casos de teste, com a única discrepância ocorrendo em um empate de limite de decisão.
• Robustez ao Ruído: Análise de ruído em grande escala nos benchmarks sMNIST, pMNIST e dKWS demonstra que a FQ BMRU mantém precisão total nos níveis de ruído analógico medidos, enquanto unidades recorrentes lineares (LRU) falham catastróficamente. A FQ BMRU permanece robusta até aproximadamente 2$\times$ a magnitude do ruído analógico medido.
• Eficiência Energética: Em $d=4$, o núcleo RNN consome ~100 nW. A análise de decomposição de potência mostra que, à medida que a dimensão do estado aumenta, a contribuição relativa de potência das células recorrentes diminui em comparação com as camadas feedforward, confirmando o custo marginal linear da recorrência.
• Generalização: A abordagem generaliza para reconhecimento de dígitos multiclasse (11 classes) com precisão competitiva e melhoria na separação da margem de saída, permanecendo dentro das estimativas de sub-microwatt.

Significado e Alegações

O artigo afirma apresentar a primeira implementação totalmente analógica de RNN que combina imunidade estrutural ao ruído com treinamento paralelizável. Ao demonstrar que dinâmicas de valor discreto e histéricas podem ser mapeadas para circuitos de modo de corrente de ultra-baixo consumo, os autores argumentam que a barreira para a recorrência analógica foi superada.

O significado deste trabalho reside em seu potencial para habilitar IA de borda sempre ativa com capacidades de processamento temporal em níveis de potência anteriormente inatingíveis para arquiteturas recorrentes. Os autores postulam que qualquer plataforma analógica feedforward existente ou futura poderia, em princípio, ganhar inteligência temporal integrando células BMRU com um custo de potência adicional mínimo. Essa abordagem de co-design preenche a lacuna entre os requisitos algorítmicos para memória persistente e as restrições físicas do hardware analógico em subthreshold, oferecendo um caminho para inferência contínua e eficiente energeticamente para aplicações como monitoramento ambiental e implantes biomédicos.

Os autores permanecem modestos quanto às limitações: os resultados são atualmente validados via simulação de nível de transistor em CMOS de 180 nm e aguardam fabricação física. Além disso, embora benchmarks multiclasse e complexos sejam avaliados em software com modelos de ruído realistas, a validação de hardware está atualmente focada em detecção binária de palavras-chave.