💻 computer science

Hardware-Software Co-Design of Scalable, Energy-Efficient Analog Recurrent Computations

Ce papier présente une approche de conception conjointe matériel-logiciel utilisant des unités récurrentes à mémoire bistable (BMRU) pour surmonter les barrières de l'accumulation du bruit, permettant des réseaux de neurones récurrents analogiques ultra-basse consommation et évolutifs pour des applications d'intelligence artificielle toujours actives, qui réalisent une inférence en dessous du microwatt avec une correspondance haute fidélité entre le circuit et le logiciel.

Auteurs originaux : Arthur Fyon, Julien Brandoit, Loris Mendolia, Damien Ernst, Jean-Michel Redouté, Guillaume Drion

Publié 2026-05-18

📖 5 min de lecture🧠 Analyse approfondie

CC BY 4.0

Auteurs originaux : Arthur Fyon, Julien Brandoit, Loris Mendolia, Damien Ernst, Jean-Michel Redouté, Guillaume Drion

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Imaginez que vous possédez un dispositif miniature alimenté par batterie qui doit écouter le monde 24 heures sur 24, 7 jours sur 7 — comme un capteur intelligent dans une forêt ou un implant médical dans votre corps. Le problème est que les batteries sont lourdes et nécessitent des remplacements fréquents. Pour que ces dispositifs durent des années, ils doivent consommer presque aucune électricité.

Pendant longtemps, les ingénieurs ont pensé qu'il existait une limite stricte : on pouvait concevoir un dispositif qui écoute et réagit (comme dire « Oui ! ») en utilisant très peu d'énergie, mais on ne pouvait pas le faire se souvenir des choses dans le temps (comme comprendre une phrase) sans consommer beaucoup d'énergie. C'était comme essayer de construire une maison en sable ; dès que l'on tentait d'ajouter un deuxième étage (la mémoire), tout s'effondrait sous le poids du « bruit » (statique et erreurs).

Cet article présente une nouvelle façon de construire ces dispositifs en combinant des mathématiques ingénieuses et des circuits électroniques sur mesure. Voici comment ils ont procédé, expliqué simplement :

1. Le Problème : Le « Château de Sable » de la Mémoire

Imaginez un ordinateur numérique standard comme un comptable très précis. Il compte tout parfaitement, mais il faut beaucoup d'énergie pour déplacer les chiffres.
Imaginez un circuit analogique (le type utilisé dans cet article) comme une rivière qui coule. Il est incroyablement économe en énergie, mais si vous essayez d'envoyer un message en aval puis de le faire remonter en amont (récurrence), l'eau devient trouble. Le signal est déformé par le « bruit » (comme un chuchotement perdu dans une tempête de vent) à chaque fois qu'il boucle. Finalement, le message devient du charabia. C'est pourquoi les scientifiques pensaient qu'il était impossible de construire une IA basée sur la mémoire avec des circuits analogiques ultra-basse consommation.

2. La Solution : Le « Commutateur Bistable »

Les auteurs ont trouvé un type spécial de bloc de construction mathématique appelé Unité de Mémoire Récursive Bistable (BMRU).

L'Analogie : Imaginez un interrupteur lumineux qui ne se contente pas de s'allumer ou de s'éteindre, mais qui possède un milieu « collant ».
- Si vous poussez légèrement l'interrupteur, il revient à sa position précédente (en ignorant les petits à-coups).
- Seulement si vous le poussez fort, il bascule de l'autre côté et y reste.
Pourquoi cela aide : Comme l'interrupteur n'a que deux positions stables (Marche ou Arrêt), il ignore l'« eau trouble » (le bruit). Même si le signal est légèrement déformé en revenant, l'interrupteur revient simplement à son état clair « Marche » ou « Arrêt ». Cela empêche le bruit de s'accumuler.

3. Le Tour de Magie : La Conception Conjuguée Matériel-Logiciel

Habituellement, les ingénieurs logiciels écrivent du code, et les ingénieurs matériels construisent des puces pour exécuter ce code. Ils ne correspondent souvent pas parfaitement.
Dans cet article, l'équipe a réalisé une Conception Conjuguée. Ils n'ont pas simplement écrit du code puis essayé de construire une puce pour l'exécuter. Au lieu de cela, ils ont conçu les mathématiques spécifiquement pour correspondre à la physique d'un petit interrupteur électronique qu'ils ont fabriqué de zéro.

Le Résultat : Chaque nombre dans leur modèle logiciel (comme un poids ou un seuil) correspond directement à une partie physique spécifique de la puce (comme la largeur d'un transistor ou un courant spécifique). C'est comme avoir un plan où chaque trait dessiné sur le papier correspond exactement à une brique dans le mur.

4. La Correction du « Premier Quadrant »

Les mathématiques qu'ils ont utilisées à l'origine exigeaient que les signaux soient à la fois positifs et négatifs (comme un thermomètre montant au-dessus et descendant en dessous de zéro). Mais leurs puces miniatures et basse consommation ne gèrent que les signaux positifs (comme un flux d'eau qui ne peut aller que vers l'avant).
Ils ont inventé une nouvelle version appelée BMRU du Premier Quadrant.

L'Analogie : Au lieu d'une balançoire qui va de haut en bas, ils ont construit un système qui ne bouge que vers l'avant ou reste immobile. Ils ont prouvé mathématiquement que ce système « à sens unique » peut accomplir exactement les mêmes tâches de mémoire que le système « haut et bas », simplement en réorganisant légèrement les mathématiques. Cela leur a permis de construire le circuit en utilisant uniquement des composants simples et économes en énergie.

5. La Preuve : Le Détecteur de « Oui »

Pour prouver que cela fonctionnait, ils ont construit une petite puce (dans une simulation) conçue pour écouter le mot « Oui » dans une pièce bruyante.

La Puce : Elle était composée de 768 transistors minuscules, tous fonctionnant à un niveau de puissance si faible qu'il se mesure en nanowatts (milliardièmes de watt).
Le Test : Ils ont fait fonctionner la puce à travers des milliers d'extraits audio.
Le Résultat : Le comportement de la puce correspondait presque parfaitement à la prédiction du logiciel informatique. Elle a correctement identifié le mot « Oui » tout en utilisant moins de 100 nanowatts de puissance.
Immunité au Bruit : Lorsqu'ils ont ajouté du bruit artificiel à la simulation (simulant une mauvaise connexion ou un défaut de fabrication), la puce a continué de fonctionner. La conception de l'« interrupteur collant » a réussi à bloquer le bruit, prouvant que la mémoire peut exister dans des circuits analogiques ultra-basse consommation sans s'effondrer.

Résumé

L'article montre qu'en concevant les mathématiques et la puce physique ensemble, et en utilisant un mécanisme d'« interrupteur collant » qui ignore les petites erreurs, ils ont construit le premier cerveau analogique capable de se souvenir des choses dans le temps tout en utilisant presque aucune énergie. Ils l'ont démontré en créant une puce capable d'écouter un mot spécifique, prouvant que des dispositifs d'IA « toujours actifs » pourraient un jour fonctionner pendant des années sur une petite batterie.

Résumé technique : Conception conjointe matériel-logiciel de calculs analogiques récurrents évolutifs et économes en énergie

Énoncé du problème

Les applications d'intelligence artificielle (IA) toujours actives, telles que les capteurs environnementaux et les implants biomédicaux, exigent une consommation d'énergie ultra-faible, souvent dans la gamme du sub-microwatt. Bien que les circuits analogiques offrent une voie pour atteindre cette efficacité, les implémentations analogiques existantes sont largement limitées aux architectures feedforward. L'extension de ces architectures à des dynamiques récurrentes a historiquement été jugée peu pratique en raison de l'accumulation du bruit analogique à travers les boucles de rétroaction temporelles. De plus, les solutions actuelles d'IA numérique en périphérie (par exemple, TinyML sur microcontrôleurs) fonctionnent à des niveaux de milliwatts, soit plusieurs ordres de grandeur au-dessus de ce que les circuits analogiques en régime sous-seuil peuvent théoriquement atteindre. Il manque des architectures qui supportent simultanément un entraînement parallélisable, une mémoire multistable, un calcul analogique et une consommation d'énergie sub-microwatt.

Méthodologie

Les auteurs proposent une approche de conception conjointe matériel-logiciel centrée sur les Unités Récurrentes à Mémoire Bistable (BMRU), une classe de Réseaux de Neurones Récurrents (RNN) caractérisée par des sorties à valeurs discrètes et des dynamiques hystérétiques. La méthodologie se déroule en trois étapes clés :

Reformulation algorithmique (BMRU du premier quadrant) :
La formulation standard du BMRU, qui repose sur des sorties bipolaires et des seuils dépendants de l'entrée, est incompatible avec les circuits analogiques simples en mode courant unipolaire. Les auteurs reformulent le BMRU en un BMRU du Premier Quadrant (FQ). Cette variante opère entièrement avec des valeurs non négatives, utilisant des seuils fixes ( $\beta_{lo}, \beta_{hi}$ ) appris lors de l'entraînement mais constants pendant l'inférence. Cette reformulation permet une correspondance directe avec des circuits en mode courant à simple extrémité, sans nécessiter de paires différentielles ni d'alimentations négatives, tout en préservant l'expressivité et l'entraînabilité du modèle original.
Implémentation du circuit :
Un circuit analogique en mode courant ultra-basse consommation est conçu à partir de principes fondamentaux pour implémenter le BMRU FQ.
- Fonctionnement en mode courant : Tous les signaux sont représentés par des courants, exploitant la relation exponentielle courant-tension des transistors MOS en régime sous-seuil pour une compression naturelle de la plage dynamique et un fonctionnement au niveau du picoampère.
- Conception uniquement à base de transistors : Le circuit élimine les résistances, les condensateurs et les inductances, réalisant une intégration monolithique véritable. La convergence instantanée du BMRU élimine le besoin de condensateurs sur puce requis par les RNN traditionnels ou les modèles d'espace d'état (SSM).
- Correspondance un-à-un : Chaque paramètre appris correspond directement à un élément de circuit spécifique. Les poids correspondent aux rapports de largeur des transistors dans les miroirs de courant, tandis que les seuils et les gains correspondent aux courants de polarisation.
- Cellule bistable : La cellule de base est un déclencheur de Schmitt en mode courant à 9 transistors qui implémente l'hystérésis. Elle offre une programmation indépendante du point de commutation élevé ( $I_{thresh}$ ), de l'amplitude de sortie ( $I_{gain}$ ) et de la largeur de l'hystérésis ( $I_{width}$ ).
Pipeline de validation :
Le réseau est entièrement entraîné dans un environnement logiciel utilisant JAX/Flax. Les paramètres appris sont ensuite mappés sur les dimensions des transistors et les courants de polarisation pour l'inférence dans des simulations au niveau transistor Cadence Spectre utilisant la technologie CMOS X-FAB 180 nm. Ce modèle logiciel haute fidélité sert de proxy pour le matériel physique, permettant des analyses à grande échelle du bruit et de la puissance qui seraient computationnellement prohibitives au niveau transistor.

Contributions clés

L'article revendique quatre contributions principales :

Correspondance matériel-logiciel un-à-un : La formulation du BMRU FQ garantit que chaque paramètre appris correspond à un seul élément de circuit programmable. Les simulations au niveau transistor confirment un accord quasi parfait entre les prédictions logicielles et les dynamiques du circuit à chaque stade intermédiaire du signal.
Immunité structurelle au bruit : Les sorties à valeurs discrètes du BMRU agissent comme une barrière structurelle contre le bruit analogique. À chaque limite de cellule, le seuillage hystérétique supprime le bruit analogique accumulé d'au moins un facteur 20, brisant la barrière de l'accumulation du bruit qui a historiquement empêché la récurrence analogique.
Récurrence à faible coût marginal : L'analyse de l'échelle de puissance révèle que tandis que les couches feedforward (pleinement connectées) évoluent de manière quadratique avec la dimension de l'état, les couches récurrentes du BMRU évoluent de manière linéaire. Par conséquent, l'ajout de capacités de traitement temporel à une colonne vertébrale analogique feedforward n'engendre qu'un faible coût marginal de puissance, évoluant linéairement.
Fonctionnement sub-microwatt : Le cœur RNN d'un réseau minimal de preuve de concept atteint une consommation d'énergie d'environ 100 nW pendant l'inférence continue, opérant entièrement en régime sous-seuil avec des dynamiques continues sans horloge.

Résultats

Les auteurs valident leur approche à travers plusieurs benchmarks et simulations :

Détection de mots-clés (KWS) : Sur le jeu de données Google Speech Commands (spécifiquement la tâche "oui" contre autres), l'implémentation analogique atteint une précision de 98,08 % en logiciel et de 96,98 % en simulation au niveau transistor pour une dimension d'état de $d=16$ . Pour la configuration minimale $d=4$ utilisée pour la validation matérielle, les prédictions matérielles correspondaient aux prédictions logicielles dans 49 cas sur 50, la seule divergence se produisant à une égalité de seuil de décision.
Robustesse au bruit : Une analyse du bruit à grande échelle sur les benchmarks sMNIST, pMNIST et dKWS démontre que le BMRU FQ maintient une précision complète aux niveaux de bruit analogique mesurés, tandis que les unités récurrentes linéaires (LRU) échouent de manière catastrophique. Le BMRU FQ reste robuste jusqu'à environ 2 fois la magnitude du bruit analogique mesuré.
Efficacité énergétique : À $d=4$ , le cœur RNN consomme ~100 nW. L'analyse de la répartition de la puissance montre que lorsque la dimension de l'état augmente, la contribution relative en puissance des cellules récurrentes diminue par rapport aux couches feedforward, confirmant le coût marginal linéaire de la récurrence.
Généralisation : L'approche se généralise à la reconnaissance de chiffres multi-classes (11 classes) avec une précision compétitive et une meilleure séparation des marges de sortie, restant dans les estimations sub-microwatt.

Importance et revendications

L'article revendique présenter la première implémentation entièrement analogique d'un RNN qui combine une immunité structurelle au bruit avec un entraînement parallélisable. En démontrant que des dynamiques à valeurs discrètes et hystérétiques peuvent être mappées sur des circuits en mode courant ultra-basse consommation, les auteurs soutiennent que la barrière à la récurrence analogique a été surmontée.

L'importance de ce travail réside dans son potentiel à permettre une IA en périphérie toujours active avec des capacités de traitement temporel à des niveaux de puissance précédemment inatteignables pour les architectures récurrentes. Les auteurs postulent que n'importe quelle plateforme analogique feedforward existante ou future pourrait, en principe, acquérir une intelligence temporelle en intégrant des cellules BMRU à un coût énergétique additionnel minimal. Cette approche de conception conjointe comble le fossé entre les exigences algorithmiques de mémoire persistante et les contraintes physiques du matériel analogique sous-seuil, offrant une voie vers une inférence continue et économe en énergie pour des applications telles que la surveillance environnementale et les implants biomédicaux.

Les auteurs restent modestes concernant les limites : les résultats sont actuellement validés par simulation au niveau transistor en CMOS 180 nm et attendent une fabrication physique. De plus, bien que des benchmarks multi-classes et complexes soient évalués dans un environnement logiciel avec des modèles de bruit réalistes, la validation matérielle se concentre actuellement sur la détection binaire de mots-clés.