Transistors to transmons: large-scale cryogenic CMOS control of superconducting qubits

Resumen Técnico: De Transistores a Transmones – Control de Qubits Superconductores mediante CMOS Criogénico a Gran Escala

Planteamiento del Problema
La realización de computadores cuánticos superconductores prácticos y tolerantes a fallos requiere escalar el número de qubits físicos de miles a millones. Las arquitecturas de control actuales dependen de la electrónica a temperatura ambiente (RTE) basada en racks, conectada al procesador cuántico mediante un extenso cableado. A medida que el número de qubits crece, este enfoque crea cuellos de botella severos en cuanto a densidad de cableado, huella del sistema, coste y carga térmica. Específicamente, el número de canales de control de dos qubits (líneas de sesgo de flujo) supera ampliamente los canales de excitación de RF de un solo qubit, lo que convierte la proliferación de racks y de interconexiones a temperatura ambiente en una barrera primaria para la integración a gran escala.

Metodología
Los autores presentan una arquitectura de control cuántico híbrida que distribuye la funcionalidad a través de distintas etapas de temperatura para abordar estos desafíos de escalabilidad.

• Arquitectura Híbrida: El control de un solo qubit, la lectura y el procesamiento clásico permanecen a temperatura ambiente, mientras que el control de flujo de dos qubits de alta densidad se traslada al entorno criogénico utilizando circuitos integrados de aplicación específica (ASIC) de semiconductores complementarios de óxido metálico (cryo-CMOS).
• Subsistema Cryo-CMOS: El sistema utiliza ASICs de control de flujo (FCA) diseñados a medida, fabricados con tecnología FinFET de 14 nm. Cada FCA de 16 canales integra un microprocesador digital y un front-end analógico de triple DAC (DAC de desfase estático, principal y fino) para generar formas de onda de sesgo de flujo de alta precisión.
• Régimen Térmico: Los FCA se montan en una etapa de temperatura intermedia dedicada ("etapa CTRL"), ubicada entre las placas de 50 K y 4 K de un refrigerador de dilución, operando en el rango de 7 K a 20 K. Esta ubicación aprovecha la mayor potencia de enfriamiento disponible en comparación con las etapas de milikelvin, manteniendo al mismo tiempo un rendimiento de ruido suficiente.
• Integración: Los FCA se empaquetan en módulos de control criogénico (CCM) compactos y se conectan a un procesador cuántico Heron R2 de 156 qubits mediante interconexiones flexibles de alta densidad. El sistema emplea un stack de software unificado donde los controladores criogénicos y los de temperatura ambiente aparecen como back-ends coordinados, lo que permite utilizar herramientas estándar como Qiskit sin modificaciones.
• Evaluación de Rendimiento (Benchmarking): El rendimiento se evaluó mediante protocolos de Benchmarking de Aleatorización (RB), Benchmarking de Pureza (PB) y Fidelidad de Capa (LF). Las comparaciones se realizaron directamente contra un subconjunto del mismo procesador controlado por la electrónica tradicional a temperatura ambiente (RTE) durante el mismo enfriamiento.

Resultados Clave

• Fidelidad de Puerta: El subsistema cryo-CMOS alcanzó errores de puerta Controlled-Z (CZ) de dos qubits en el nivel de $10^{-3}$. El error medio por puerta (EPG) a través de 95 acopladores controlados fue de $2.2 \times 10^{-3}$, con un mejor resultado individual de RB de $8.42 \times 10^{-4}$.
• Equivalencia de Rendimiento: Bajo configuraciones de puerta y ecualización de pulsos coincidentes, el subsistema cryo-CMOS demostró fidelidades de puerta de dos qubits estadísticamente indistinguibles en comparación con la electrónica a temperatura ambiente.
• Estabilidad Térmica: El rendimiento de la puerta se mantuvo estable mientras la temperatura del ASIC cryo-CMOS se variaba de 7 K a 20 K. Aunque se requirió recalibración para mantener la fidelidad óptima a diferentes temperaturas, el sistema no mostró una degradación mensurable en la coherencia o la fidelidad de la puerta debido a la elevada temperatura de operación.
• Caracterización de Ruido: El análisis de ruido reveló que el ruido de flujo inducido por la electrónica no es el factor limitante para las fidelidades de puerta actuales. La relación ruido-señal integrada del DAC principal se midió en $\le 100$ ppm, cumpliendo con los requisitos proyectados para la futura operación tolerante a fallos (apuntando a tasas de error por debajo de $10^{-5}$).
• Estabilidad a Largo Plazo: Un RB continuo de dos qubits durante 40 horas mostró una deriva de aproximadamente $1 \times 10^{-4}$ EPG por día, consistente con las derivas observadas en el subsistema de RF de un solo qubit, confirmando la robustez de la electrónica cryo-CMOS.
• Escalabilidad: El modelado térmico indica que el régimen de temperatura intermedia (cerca de 20 K) permite el soporte de varios cientos de canales de control de flujo dentro de un solo criostato antes de exceder los límites térmicos, ofreciendo una mejora de diez veces en la huella espacial del sistema en comparación con el control de flujo basado en racks.

Significación y Reivindicaciones
El artículo establece el control de flujo mediante cryo-CMOS como una base práctica y escalable para sistemas cuánticos superconductores a gran escala. Los autores afirman que esta arquitectura híbrida logra desacoplar la escalabilidad de la densidad de canales de control de las restricciones del cableado y el espacio de rack a temperatura ambiente. Al demostrar que se pueden mantener operaciones de puerta de alta fidelidad a temperaturas criogénicas intermedias (7–20 K) sin atenuación, este trabajo valida un camino hacia procesadores cuánticos más densos y compactos. Los resultados sugieren que los futuros sistemas cuánticos superconductores pueden beneficiarse de la asignación de funciones de control a través de etapas de temperatura basadas en los requisitos de cableado y costes térmicos, en lugar de asumir que toda la electrónica debe operar a temperaturas de milikelvin. Este enfoque aborda los cuellos de botella de infraestructura que de otro modo prohibirían el escalado del número de qubits hacia los millones requeridos para la tolerancia a fallos.