Transistors to transmons: large-scale cryogenic CMOS control of superconducting qubits

Résumé technique : Des transistors aux transmons – Contrôle cryogénique à grande échelle par CMOS pour les qubits supraconducteurs

Énoncé du problème
La réalisation de calculateurs quantiques supraconducteurs pratiques et tolérants aux fautes nécessite de passer d'un nombre de qubits physiques de l'ordre de milliers à des millions. Les architectures de contrôle actuelles reposent sur une électronique à température ambiante (RTE) installée dans des baies, reliée au processeur quantique par un câblage extensif. À mesure que le nombre de qubits augmente, cette approche crée de graves goulots d'étranglement concernant la densité de câblage, l'empreinte du système, le coût et la charge thermique. Plus précisément, le nombre de canaux de contrôle à deux qubits (lignes de polarisation de flux) dépasse largement les canaux de commande RF à un qubit, faisant de la prolifération des baies et des interconnexions à température ambiante un obstacle majeur à l'intégration à grande échelle.

Méthodologie
Les auteurs présentent une architecture de contrôle quantique hybride qui répartit les fonctionnalités entre les différents étages de température afin de répondre à ces défis de mise à l'échelle.

• Architecture hybride : Le contrôle à un qubit, la lecture et le traitement classique restent à température ambiante, tandis que le contrôle de flux à haute densité pour deux qubits est déplacé dans l'environnement cryogénique grâce à des circuits intégrés spécifiques (ASIC) basés sur la technologie CMOS (complémentaire métal-oxyde-semi-conducteur) cryogénique.
• Sous-système Cryo-CMOS : Le système utilise des ASIC de contrôle de flux (FCA) conçus sur mesure, fabriqués avec la technologie FinFET 14 nm. Chaque FCA à 16 canaux intègre un microprocesseur numérique et un frontal analogique à triple DAC (DAC d'offset statique, principal et de précision) pour générer des formes d'ondes de polarisation de flux de haute précision.
• Régime thermique : Les FCA sont montés sur un étage de température intermédiaire dédié (« CTRL-stage ») situé entre les plaques de 50 K et de 4 K d'un réfrigérateur à dilution, opérant dans une plage de 7 K à 20 K. Ce placement tire parti de la puissance de refroidissement plus élevée disponible par rapport aux étages millikelvin, tout en maintenant des performances de bruit suffisantes.
• Intégration : Les FCA sont conditionnés dans des modules de contrôle cryogéniques (CCM) compacts et connectés à un processeur quantique Heron R2 de 156 qubits via des interconnexions flexibles à haute densité. Le système utilise une pile logicielle unifiée où les contrôleurs cryogéniques et à température ambiante apparaissent comme des back-ends coordonnés, permettant l'utilisation d'outils standards comme Qiskit sans modification.
• Évaluation (Benchmarking) : Les performances ont été évaluées à l'aide des protocoles de Randomised Benchmarking (RB), de Purity Benchmarking (PB) et de Layer Fidelity (LF). Les comparaisons ont été faites directement par rapport à un sous-ensemble du même processeur contrôlé par une électronique traditionnelle à température ambiante (RTE) lors du même refroidissement.

Résultats clés

• Fidélité des portes : Le sous-système cryo-CMOS a atteint des erreurs de porte Controlled-Z (CZ) à deux qubits de l'ordre de $10^{-3}$. L'erreur médiane par porte (EPG) sur 95 coupleurs contrôlés était de $2,2 \times 10^{-3}$, avec un meilleur résultat individuel de RB de $8,42 \times 10^{-4}$.
• Équivalence de performance : Sous des paramètres de porte et une égalisation d'impulsion identiques, le sous-système cryo-CMOS a démontré des fidélités de porte à deux qubits statistiquement indiscernables de celles de l'électronique à température ambiante.
• Stabilité thermique : La performance des portes est restée stable alors que la température de l'ASIC cryo-CMOS subissait une variation de 7 K à 20 K. Bien qu'un réétalonnage ait été nécessaire pour maintenir une fidélité optimale à différentes températures, le système n'a montré aucune dégradation mesurable de la cohérence ou de la fidélité des portes due à la température de fonctionnement élevée.
• Caractérisation du bruit : L'analyse du bruit a révélé que le bruit de flux induit par l'électronique n'est pas le facteur limitant pour les fidélités de porte actuelles. Le rapport bruit sur signal intégré du DAC principal a été mesuré à $\le 100$ ppm, respectant les exigences projetées pour une future opération tolérante aux fautes (visant des taux d'erreur inférieurs à $10^{-5}$).
• Stabilité à long terme : Un RB continu à deux qubits sur 40 heures a montré une dérive d'environ $1 \times 10^{-4}$ EPG par jour, ce qui est cohérent avec les dérives observées dans le sous-système RF à un qubit, confirmant la robustesse de l'électronique cryo-CMOS.
• Scalabilité : La modélisation thermique indique que le régime de température intermédiaire (proche de 20 K) permet de supporter plusieurs centaines de canaux de contrôle de flux au sein d'un seul cryostat avant de dépasser les limites thermiques, offrant une amélioration décuplée de l'empreinte spatiale du système par rapport au contrôle de flux par baies.

Signification et affirmations
L'article établit le contrôle de flux par cryo-CMOS comme une base pratique et évolutive pour les systèmes quantiques supraconducteurs à grande échelle. Les auteurs affirment que cette architecture hybride parvient à découpler la mise à l'échelle de la densité des canaux de contrôle des contraintes de câblage et d'espace de baie à température ambiante. En démontant que des opérations de portes à haute fidélité peuvent être maintenues à des températures cryogéniques intermédiaires (7–20 K) sans atténuation, ce travail valide une voie vers des processeurs quantiques plus denses et plus compacts. Les résultats suggèrent que les futurs systèmes quantiques supraconducteurs peuvent bénéficier de l'assignation des fonctions de contrôle à travers les étages de température en fonction des besoins de câblage et des coûts thermiques, plutôt que de supposer que toute l'électronique doit fonctionner à des températures millikelvin. Cette approche répond aux goulots d'étranglement d'infrastructure qui empêcheraient autrement l'augmentation du nombre de qubits vers les millions requis pour la tolérance aux fautes.