Transistors to transmons: large-scale cryogenic CMOS control of superconducting qubits

Sintesi Tecnica: Dai Transistor ai Transmon – Controllo CMOS Criogenico su Larga Scala di Qubit Superconduttori

Definizione del Problema
La realizzazione di computer quantistici superconduttori pratici e tolleranti ai guasti richiede la scalabilità del numero di qubit fisici da migliaia a milioni. Le attuali architetture di controllo si affidano all'elettronica a temperatura ambiente (RTE) montata in rack, collegata al processore quantistico tramite un'estesa cablatura. Man mano che il numero di qubit cresce, questo approccio crea gravi colli di bottiglia riguardanti la densità dei cablaggi, l'impronta del sistema, i costi e il carico termico. Nello specifico, il numero di canali di controllo a due qubit (linee di bias di flusso) supera di gran lunga i canali di pilotaggio RF a singolo qubit, rendendo la proliferazione di rack e interconnessioni a temperatura ambiente un ostacolo primario all'integrazione su larga scala.

Metodologia
Gli autori presentano un'architettura di controllo quantistico ibrida che suddivide le funzionalità tra i vari stadi di temperatura per affrontare queste sfide di scalabilità.

• Architettura Ibrida: Il controllo del singolo qubit, la lettura e l'elaborazione classica rimangono a temperatura ambiente, mentre il controllo del flusso a due qubit ad alta densità viene spostato nell'ambiente criogenico utilizzando circuiti integrati applicativi (ASIC) CMOS criogenici (cryo-CMOS).
• Sottosistema Cryo-CMOS: Il sistema utilizza ASIC per il controllo del flusso (FCA) progettati su misura e fabbricati con tecnologia 14nm FinFET. Ogni FCA a 16 canali integra un microprocessore digitale e un front-end analogico a triplo DAC (offset statico, principale e fine) per generare forme d'onda di bias di flusso ad alta precisione.
• Regime Termico: Gli FCA sono montati su uno stadio di temperatura intermedio dedicato ("stadio CTRL"), situato tra le piastre da 50 K e 4 K di un refrigeratore a diluizione, operando nell'intervallo tra 7 K e 20 K. Questo posizionamento sfrutta la maggiore potenza di raffreddamento disponibile rispetto agli stadi millikelvin, mantenendo al contempo una sufficiente prestazione di rumore.
• Integrazione: Gli FCA sono confezionati in moduli di controllo criogenico (CCM) compatti e collegati a un processore quantistico Heron R2 a 156 qubit tramite interconnessioni flex ad alta densità. Il sistema impiega un software stack unificato in cui i controller criogenici e quelli a temperatura ambiente appaiono come back-end coordinati, consentendo l'uso di strumenti standard come Qiskit senza modifiche.
• Benchmarking: Le prestazioni sono state valutate utilizzando i protocoli di Randomized Benchmarking (RB), Purity Benchmarking (PB) e Layer Fidelity (LF). I confronti sono stati effettuati direttamente contro un sottoinsieme dello stesso processore controllato da elettronica tradizionale a temperatura ambiente (RTE) durante lo stesso raffreddamento.

Risultati Chiave

• Fedeltà delle Porte: Il sottosistema cryo-CMOS ha raggiunto errori della porta Controlled-Z (CZ) a due qubit del livello $10^{-3}$. L'errore mediano per porta (EPG) attraverso 95 accoppiatori controllati è stato di $2,2 \times 10^{-3}$, con un miglior risultato individuale di RB di $8,42 \times 10^{-4}$.
• Equivalenza delle Prestazioni: Sotto impostazioni di porta corrispondenti e livellamento degli impulsi, il sottosistema cryo-CMOS ha dimostrato fedeltà delle porte a due qubit statisticamente indistinguibili rispetto all'elettronica a temperatura ambiente.
• Stabilità Termica: La prestazione delle porte è rimasta stabile mentre la temperatura dell'ASIC cryo-CMOS veniva variata da 7 K a 20 K. Sebbene fosse necessaria una ricalibrazione per mantenere la fedeltà ottimale alle diverse temperature, il sistema non ha mostrato alcuna degradazione misurabile nella coerenza o nella fedeltà delle porte dovuta all'elevata temperatura operativa.
• Caratterizzazione del Rumore: L'analisi del rumore ha rivelato che il rumore di flusso indotto dall'elettronica non è il fattore limitante per le attuali fedeltà delle porte. Il rapporto segnale-rumore integrato del DAC principale è stato misurato come $\le 100$ ppm, soddisfacendo i requisiti progettati per le future operazioni tolleranti ai guasti (che puntano a tassi di errore inferiori a $10^{-5}$).
• Stabilità a Lungo Termine: Un RB continuo a due qubit su 40 ore ha mostrato una deriva di circa $1 \times 10^{-4}$ EPG al giorno, coerente con le derive osservate nel sottosistema RF a singolo qubit, confermando la robustezza dell'elettronica cryo-CMOS.
• Scalabilità: La modellazione termica indica che il regime di temperatura intermedia (vicino a 20 K) consente il supporto di diverse centinaia di canali di controllo del flusso all'interno di un singolo criostato prima di superare i limiti termici, offrendo un miglioramento di dieci volte nell'impronta spaziale del sistema rispetto al controllo del flusso basato su rack.

Significato e Rivendicazioni
Il documento stabilisce che il controllo del flusso cryo-CMOS costituisce una base pratica e scalabile per sistemi quantistici superconduttori su larga scala. Gli autori affermano che questa architettura ibrida riesce a disaccoppiare la scalabilità della densità dei canali di controllo dai vincoli del cablaggio e dello spazio rack a temperatura ambiente. Dimostrando che è possibile mantenere operazioni di porta ad alta fedeltà a temperature criogeniche intermedie (7–20 K) senza attenuazione, il lavoro valida una strada verso processori quantistici più densi e compatti. I risultati suggeriscono che i futuri sistemi quantistici superconduttori possono beneficiare dell'assegnazione delle funzioni di controllo attraverso gli stadi di temperatura in base ai requisiti di cablaggio e ai costi termici, piuttosto che assumere che tutta l'elettronica debba operare a temperature millikelvin. Questo approccio affronta i colli di bottiglia infrastrutturali che impedirebbero la scalabilità del numero di qubit verso i milioni necessari per la tolleranza ai guasti.