Transistors to transmons: large-scale cryogenic CMOS control of superconducting qubits

Resumo Técnico: De Transistores a Transmons – Controle de Qubits Supercondutores via CMOS Criogênico em Larga Escala

Definição do Problema
A realização de computadores quânticos supercondutores práticos e tolerantes a falhas requer a escalabilidade do número de qubits físicos de milhares para milhões. As arquiteturas de controle atuais dependem de eletrônica de temperatura ambiente (RTE) baseada em racks, conectada ao processador quântico por meio de um extenso cabeamento. À medida que o número de qubits cresce, essa abordagem cria gargalos severos em termos de densidade de fiação, pegada do sistema, custo e carga térmica. Especificamente, o número de canais de controle de dois qubits (linhas de viés de fluxo) excede amplamente os canais de drive de RF de um único qubit, tornando a proliferação de racks e interconexões em temperatura ambiente uma barreira primária para a integração em larga escala.

Metodologia
Os autores apresentam uma arquitetura de controle quântico híbrida que particiona a funcionalidade entre estágios de temperatura para enfrentar esses desafios de escalabilidade.

• Arquitetura Híbrida: O controle de qubit único, a leitura e o processamento clássico permanecem em temperatura ambiente, enquanto o controle de fluxo de dois qubits de alta densidade é movido para o ambiente criogênico usando circuitos integrados de aplicação específica (ASICs) de semicondutores complementares de óxido metálico (cryo-CMOS) criogênicos.
• Subsistema Cryo-CMOS: O sistema utiliza ASICs de Controle de Fluxo (FCA) projetados sob medida, fabricados em tecnologia FinFET de 14 nm. Cada FCA de 16 canais integra um microprocessador digital e um front-end analógico de DAC triplo (DAC de offset estático, principal e fino) para gerar formas de onda de viés de fluxo de alta precisão.
• Regime Térmico: Os FCAs são montados em um estágio de temperatura intermediário dedicado ("estágio-CTRL") localizado entre as placas de 50 K e 4 K de um refrigerador de diluição, operando na faixa de 7 K a 20 K. Este posicionamento aproveita o maior poder de resfriamento disponível em comparação com os estágios de milikelvin, mantendo um desempenho de ruído suficiente.
• Integração: Os FCAs são acondicionados em Módulos de Controle Criogênico (CCMs) compactos e conectados a um processador quântico Heron R2 de 156 qubits através de interconexões flexíveis de alta densidade. O sistema emprega uma pilha de software unificada onde os controladores criogênicos e de temperatura ambiente aparecem como back-ends coordenados, permitindo que ferramentas padrão como o Qiskit sejam usadas sem modificação.
• Benchmarking: O desempenho foi avaliado utilizando protocolos de Randomized Benchmarking (RB), Purity Benchmarking (PB) e Layer Fidelity (LF). As comparações foram feitas diretamente contra um subconjunto do mesmo processador controlado por eletrônica tradicional de temperatura ambiente (RTE) durante o mesmo resfriamento.

Principais Resultados

• Fidelidade de Porta: O subsistema cryo-CMOS alcançou erros de porta Controlled-Z (CZ) de dois qubits no nível de $10^{-3}$. O erro mediano por porta (EPG) através de 95 acopladores controlados foi de $2,2 \times 10^{-3}$, com um melhor resultado individual de RB de $8,42 \times 10^{-4}$.
• Equivalência de Desempenho: Sob configurações de porta correspondentes e equalização de pulso, o subsistema cryo-CMOS demonstrou fidelidades de porta de dois qubits estatisticamente indistinguíveis em comparação com a eletrônica de temperatura ambiente.
• Estabilidade Térmica: O desempenho da porta permaneceu estável conforme a temperatura do ASIC cryo-CMOS era variada de 7 K a 20 K. Embora a recalibração tenha sido necessária para manter a fidelidade ideal em diferentes temperaturas, o sistema não apresentou degradação mensurável na coerência ou na fidelidade de porta devido à elevada temperatura de operação.
• Caracterização de Ruído: A análise de ruído revelou que o ruído de fluxo induzido pela eletrônica não é o fator limitante para as fidelidades de porta atuais. A razão ruído-sinal integrada do DAC principal foi medida como $\le 100$ ppm, atendendo aos requisitos projetados para operações futuras tolerantes a falhas (visando taxas de erro abaixo de $10^{-5}$).
• Estabilidade de Longo Prazo: O RB contínuo de dois qubits ao longo de 40 horas mostrou um desvio de aproximadamente $1 \times 10^{-4}$ EPG por dia, consistente com os desvios observados no subsistema de RF de qubit único, confirmando a robustez da eletrônica cryo-CMOS.
• Escalabilidade: A modelagem térmica indica que o regime de temperatura intermediária (próximo a 20 K) permite o suporte de centenas de canais de controle de fluxo dentro de um único criostato antes de exceder os limites térmicos, oferecendo uma melhoria de dez vezes na pegada espacial do sistema em comparação com o controle de fluxo baseado em racks.

Significância e Alegações
O artigo estabelece o controle de fluxo por cryo-CMOS como uma base prática e escalável para sistemas quânticos supercondutores de grande escala. Os autores alegam que esta arquitetura híbrida consegue separar com sucesso o escalonamento da densidade de canais de controle das restrições de fiação e espaço de rack em temperatura ambiente. Ao demonstrar que operações de porta de alta fidelidade podem ser mantidas em temperaturas criogênicas intermediárias (7–20 K) sem atenuação, o trabalho valida um caminho para processadores quânticos mais densos e compactos. Os resultados sugerem que futuros sistemas quânticos supercondutores podem se beneficiar da atribuição de funções de controle entre estágios de temperatura com base em requisitos de fiação e custos térmicos, em vez de assumir que toda a eletrônica deve operar em temperaturas de milikelvin. Esta abordagem aborda os gargalos de infraestrutura que, de outra forma, proibiram o escalonamento do número de qubits para os milhões necessários para a tolerância a falhas.