Transistors to transmons: large-scale cryogenic CMOS control of superconducting qubits

技術要約：トランジスタからトランスモンへ – 超伝導量子ビットの大型スケール・クライオジェニックCMOS制御

問題提起
実用的なフォールトトレラント（耐故障性）を持つ超伝導量子コンピュータを実現するには、物理的な量子ビット数を数千から数百万へとスケールアップさせる必要がある。現在の制御アーキテクチャは、ラック型の室温電子機器（RTE）に依存しており、それらは膨大な配線を通じて量子プロセッサに接続されている。量子ビット数が増加するにつれ、このアプローチは配線密度、システムフットプリント、コスト、および熱負荷に関する深刻なボトルネックを生じさせる。具体的には、2量子ビット制御チャネル（フラックスバイアスライン）の数は、単一量子ビットのRF駆動チャネルの数を大幅に上回るため、室温ラックと相互接続の増殖が大規模な統合における主要な障壁となっている。

手法
著者らは、これらのスケーリングの課題に対処するため、温度ステージ間で機能を分割するハイブリッド量子制御アーキテクチャを提示している。

• ハイブリッド・アーキテクチャ： 単一量子ビットの制御、読み出し、および古典的処理は室温に留まる一方、高密度の2量子ビット・フラックス制御は、クライオジェニックCMOS（cryo-CMOS）アプリケーション・固有集積回路（ASIC）を用いて極低温環境内に移動される。
• Cryo-CMOSサブシステム： 本システムは、14nm FinFET技術で製造されたカスタム設計のフラックス制御ASIC（FCA）を利用している。各16チャネルのFCAは、デジタルマイクロプロセッサと、高精度なフラックスバイアス波形を生成するためのトリプルDACアナログフロントエンド（静的オフセット、メイン、およびファインDAC）を統合している。
• 熱レジーム： FCAは、希釈冷凍機の50 Kおよび4 Kプレートの間に位置する専用の中間温度ステージ（「CTRLステージ」）に搭載されており、7 Kから20 Kの範囲で作動する。この配置は、ミリケルビン温度域と比較して利用可能な冷却能力が高いことを活用しつつ、十分なノイズ性能を維持するものである。
• 統合： FCAはコンパクトなクライオジェニック制御モジュール（CCM）にパッケージ化され、高密度フレックス相互接続を介して156量子ビットのHeron R2量子プロセッサに接続される。システムは統一されたソフトウェアスタックを採用しており、クライオジェニックおよび室温コントローラが協調したバックエンドとして機能するため、標準的なツールであるQiskitを修正なしで使用できる。
• ベンチマーク： パフォーマンスは、ランダム化ベンチマーク（RB）、純度ベンチマーク（PB）、およびレイヤー忠実度（LF）プロトコルを用いて評価された。比較は、同じ冷却条件下で従来の室温電子機器（RTE）によって制御された同一プロセッサのサブセットと直接行われた。

主な結果

• ゲート忠実度： Cryo-CMOSサブシステムは、$10^{-3}$レベルの2量子ビットControlled-Z（CZ）ゲート誤差を達成した。95個の制御されたカプラーにおけるゲートあたりの誤差（EPG）の中央値は$2.2 \times 10^{-3}$であり、個別の最高RB結果は$8.42 \times 10^{-4}$であった。
• 性能の等価性： 一致したゲート設定とパルス等化の下で、Cryo-CMOSサブシステムは、室温電子機器と比較して統計的に区別がつかない2量子ビットゲート忠実度を示した。
• 熱的安定性： Cryo-CMOS ASICの温度を7 Kから20 Kまで掃引しても、ゲート性能は安定していた。最適な忠実度を維持するために再キャリブレーションは必要であったが、上昇した動作温度によるコヒーレンスやゲート忠実度の測定可能な劣化は見られなかった。
• ノイズ特性： ノイズ解析により、電子機器に起因するフラックスノイズは、現在のゲート忠実度の制限要因ではないことが明らかになった。メインDACの積分ノイズ対信号比は$\le 100$ ppmと測定され、将来のフォールトトレラント動作（目標エラー率$10^{-5}$未満）に向けた予測要件を満たしている。
• 長期安定性： 40時間にわたる連続的な2量子ビットRBにおいて、1日あたり約$1 \times 10^{-4}$ EPGのドリフトが観察された。これは単一量子ビットRFサブシステムで観察されるドリフトと一致しており、Cryo-CMOS電子機器の堅牢性を裏付けている。
• スケーラビリティ： 熱モデリングによれば、中間温度レジーム（20 K付近）では、熱制限を超える前に単一のクライオスタット内で数百のフラックス制御チャネルをサポート可能であり、ラックベースのフラックス制御と比較してシステム空間フットプリントにおいて10倍の改善を実現できる。

意義と主張
本論文は、Cryo-CMOSフラックス制御が、大規模な超伝導量子システムのための実用的かつスケーラブルな基盤であることを確立している。著者らは、このハイブリッドアーキテクチャが、制御チャネル密度のスケーリングを室温の配線およびラックスペースの制約から正常に切り離すことに成功したと主張している。高精度なゲート操作が、減衰なしに中間温度の極低温環境（7–20 K）で維持できることを実証することで、本研究は、より高密度でコンパクトな量子プロセッサへの道を検証した。これらの結果は、将来の超伝導量子システムが、すべての電子機器がミリケルビン温度で作動しなければならないと想定するのではなく、配線要件と熱コストに基づいて、温度ステージ間で制御機能を割り当てることで恩恵を受けられることを示唆している。このアプローチは、フォールトトレランスに必要な数百万の量子ビット数へのスケーリングを阻害するであろうインフラストラクチャのボトルネックに対処するものである。