Evaluating the performance of QEC primitives on quantum processors at large width and depth
यह शोध पत्र क्वांटम एरर करेक्शन प्रिमिटिव्स का मूल्यांकन करने और विविध क्वांटम प्रोसेसरों में हार्डवेयर एरर रेट्स को मैप करने के लिए लीनियर-पैरामीटर QAOA के मिड-सर्किट मेजरमेंट कार्यान्वयन पर आधारित एक संसाधन-कुशल, फ्यू-सैंपल बेंचमार्क प्रस्तुत करता है, जो संसाधन-गहन लॉजिकल-मेमोरी प्रयोगों के लिए एक व्यावहारिक विकल्प प्रदान करता है।
मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें
क्वांटम कंप्यूटर उन समस्याओं को हल करने का वादा करते हैं जो वर्तमान में क्लासिकल मशीनों के लिए असंभव हैं, जैसे कि नई दवाओं को डिजाइन करना या जटिल जलवायु प्रणालियों का मॉडल तैयार करना। हालांकि, ये मशीनें अविश्वसनीय रूप से नाजुक होती हैं। क्वांटम बिट्स, या क्यूबिट्स, जो सूचना धारण करते हैं, गर्मी, कंपन और इलेक्ट्रोमैग्नेटिक शोर से आसानी से बाधित हो जाते हैं, जिससे वे अपना डेटा लगभग तुरंत खो देते हैं। एक उपयोगी क्वांटम कंप्यूटर बनाने के लिए, वैज्ञानिकों को इस सूचना को सुरक्षित रखने का तरीका विकसित करना होगा, जिसे क्वांटम एरर करेक्शन (त्रुटि सुधार) कहा जाता है। इस पद्धति में नाजुक क्वांटम अवस्था को नष्ट किए बिना क्यूबिट्स की गलतियों की लगातार जांच करना शामिल है, जो कार्यों के एक जटिल क्रम की मांग करता है: यह देखने के लिए कुछ क्यूबिट्स को मापना कि क्या कोई त्रुटि हुई है, उन्हें रीसेट करना, और फिर उस जानकारी का उपयोग वास्तविक समय में दूसरों को ठीक करने के लिए करना। इन चरणों को विश्वसनीयता के साथ करना कठिन है, और अब तक, इनका परीक्षण करना धीमा, महंगा और भारी मात्रा में कंप्यूटिंग समय की मांग करने वाला कार्य रहा है।
शोधकर्ताओं की एक टीम ने एक नया, कुशल तरीका पेश किया है जिससे यह परीक्षण किया जा सके कि विभिन्न क्वांटम प्रोसेसर इन महत्वपूर्ण एरर-करेक्शन चरणों को कितनी अच्छी तरह संभाल सकते हैं। पूर्ण, संसाधन-भारी एरर-करेक्शन प्रयोग चलाने के बजाय, जो दिनों तक चल सकते हैं या स्पष्ट परिणाम देने में विफल हो सकते हैं, टीम ने 'क्वांटंट एप्रोक्सिमेट ऑप्टिमाइज़ेशन एल्गोरिदम' नामक एक विशिष्ट प्रकार के एल्गोरिदम का उपयोग करके एक शॉर्टकट विकसित किया है। उन्होंने इस एल्गोरिदम को इस तरह अनुकूलित किया कि इसकी संरचना एरर करेक्शन में उपयोग किए जाने वाले कनेक्शन और मापन के सटीक पैटर्न की नकल करती है, लेकिन एक मोड़ के साथ: यह एल्गोरिदम एक स्पष्ट, मापने योग्य सिग्नल उत्पन्न करता है जो त्रुटियों के जमा होने के साथ कमजोर होता जाता है। विभिन्न क्वांटम प्रोसेसरों पर इस अनुकूलित एल्गोरिदम को चलाकर, शोधकर्ता तेजी से यह आकलन कर सके कि सर्किट के बीच में क्यूबिट्स को मापने और रीसेट करने के कठिन कार्य को करने के दौरान मशीनें कितनी खराब होती हैं। यह दृष्टिकोण वैज्ञानिकों को पूर्ण-स्तरीय एरर-करेक्शन प्रदर्शन के लिए आवश्यक विशाल संसाधनों की आवश्यकता के बिना, विभिन्न हार्डवेयर पीढ़ियों और आर्किटेक्चर की तुलना करने की अनुमति देता है।
शोधकर्ताओं ने तीन प्रमुख निर्माताओं: IBM, IQM और Quantinuum के दस अलग-अलग क्वांटम प्रोसेसरों पर अपने तरीके का परीक्षण किया। उन्होंने एक सरल परीक्षण के साथ शुरुआत की जिसमें क्यूबिट्स की एक श्रृंखला शामिल थी ताकि यह देखा जा सके कि अधिक मिड-सर्किट मापन जोड़ने पर प्रदर्शन कैसे बदलता है। उन्होंने पाया कि कुछ मशीनों पर, श्रृंखला बढ़ने के बावजूद सिग्नल मजबूत बना रहा, जबकि अन्य पर प्रदर्शन तेजी से गिर गया। एल्गोरिदम के सिग्नल के क्षय को एक एकल संख्या में बदलकर, जो एक प्रभावी त्रुटि दर (एरर रेट) का प्रतिनिधित्व करती है, वे उपकरणों के बीच मिड-सर्किट मापन के उपयोग की लागत की सीधे तुलना कर सके। उदाहरण के लिए, IBM की मशीनों पर, इन मापों को करने की अतिरिक्त लागत मानक ऑपरेशन्स की तुलना में काफी अधिक थी, जबकि Quantinuum की ट्रैप्ड-आयन मशीनों पर, अतिरिक्त लागत बहुत कम थी और मानक टू-क्यूबिट गेट्स में पाई जाने वाली त्रुटियों के समान थी।
अध्ययन ने वास्तव में एरर-करेक्शन कोड, जिनमें सरफेस कोड और कलर कोड शामिल हैं, के विरुद्ध इस पद्धति का परीक्षण किया, जो फॉल्ट-टोलरेंट क्वांटम कंप्यूटर बनाने के प्रमुख दावेदार हैं। टीम ने 91 डेटा क्यूबिट्स तक के उपकरणों पर ये परीक्षण किए, जो पारंपरिक तरीकों से परीक्षण करने के लिए अत्यंत कठिन स्तर है। उन्होंने पाया कि नया बेंचमार्क विभिन्न हार्डवेयर पीढ़ियों के बीच अंतर कर सकता है और यहाँ तक कि एक ही चिप के उन हिस्सों की पहचान भी कर सकता है जो अन्य भागों की तुलना में बेहतर प्रदर्शन कर रहे हैं। एक महत्वपूर्ण सत्यापन चरण में, उन्होंने अपने त्वरित बेंचमार्क के परिणामों की तुलना उसी IBM प्रोसेसर पर चलाए गए एक पूर्ण, धीमे एरर-करेक्शन मेमोरी प्रयोग के परिणामों से की। उन्होंने एक मजबूत सहसंबंध पाया: चिप के वे क्षेत्र जो त्वरित बेंचमार्क में अच्छा प्रदर्शन करते थे, उन्होंने पूर्ण मेमोरी प्रयोग में भी सबसे कम त्रुटि दर दिखाई। यह सुझाव देता है कि नया तरीका विश्वसनीय रूप से भविष्यवाणी कर सकता है कि एक क्वांटम प्रोसेसर एरर करेक्शन की जटिल मांगों को कितनी अच्छी तरह संभालेगा।
शोधकर्ताओं ने यह भी निर्धारित किया कि उन्हें एक विश्वसनीय उत्तर प्राप्त करने के लिए इन परीक्षणों को कितनी बार चलाने की आवश्यकता है। उन्होंने पाया कि अधिकांश उपकरणों के लिए, केवल कुछ दर्जन से लेकर कुछ सौ रन ही यह बताने के लिए पर्याप्त थे कि क्या मशीन अभी भी एल्गोरिदम के सिग्नल को संरक्षित कर रही है या वह रैंडम नॉइज़ में बदल गई है। यह पारंपरिक परीक्षणों के लिए अक्सर आवश्यक हजारों या लाखों रन की तुलना में एक नाटकीय कमी है। अध्ययन संकेत देता है कि जैसे-जैसे हार्डवेयर में सुधार होगा और त्रुटि दर कम होगी, अंतर देखने के लिए परीक्षणों को अधिक गहराई और अधिक परतों के साथ चलाना होगा, लेकिन यह तरीका कुशल बना रहता है। क्वांटम हार्डवेयर की एरर-करेक्शन के लिए तत्परता का मूल्यांकन करने के लिए एक व्यावहारिक, कम लागत वाला तरीका प्रदान करके, यह कार्य क्वांटम क्षेत्र में प्रगति को ट्रैक करने के लिए एक महत्वपूर्ण उपकरण प्रदान करता है। यह स्वतंत्र शोधकर्ताओं और संगठनों को यह आकलन करने की अनुमति देता है कि क्या नए क्वांटम प्रोसेसर वास्तव में फॉल्ट टॉलरेंस के लक्ष्य की ओर बढ़ रहे हैं, बिना पूर्ण, महंगे लॉजिकल मेमोरी प्रयोगों के पूरा होने की प्रतीक्षा किए।
अपने क्षेत्र के पेपरों की भीड़ में उलझे हुए हैं?
आपके रिसर्च कीवर्ड से मेल खाने वाले सबसे नए और अलग सोच वाले पेपरों का रोज़ाना Digest पाएँ—तकनीकी सारांश के साथ, आपकी भाषा में।