Evaluating the performance of QEC primitives on quantum processors at large width and depth
本文介绍了一种基于线性参数 QAOA 中途测量实现的资源高效型少样本基准测试,用于评估量子纠错原语并在不同量子处理器之间映射硬件错误率,为资源密集型的逻辑存储器实验提供了一种实用的替代方案。
原始论文采用 CC BY 4.0 许可(http://creativecommons.org/licenses/by/4.0/)。 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性,请参阅原始论文。 阅读完整免责声明
量子计算机有望解决目前经典计算机无法处理的问题,从设计新药到模拟复杂的气候系统。然而,这些机器极其脆弱。承载信息的量子比特(qubits)极易受到热量、振动和电磁噪声的干扰,导致它们几乎瞬间丢失数据。为了构建一台实用的量子计算机,科学家必须开发出一种保护这种信息的方法,这一过程被称为量子纠错。这种方法涉及不断检查量子比特是否存在错误,同时又不破坏脆弱的量子态,这需要一个复杂的操作序列:测量某些量子比特以观察是否发生了错误、将其重置,然后利用这些信息实时修复其他量子比特。这些步骤难以可靠地执行,而且直到目前为止,测试这些步骤一直既缓慢又昂贵,且需要大量的计算时间。
一个研究小组引入了一种高效的新方法,用于测试不同的量子处理器在处理这些关键纠错步骤时的表现。该团队并没有运行耗费大量资源、可能耗时数天或无法产生清晰结果的全规模纠错实验,而是开发了一种使用特定类型算法——即量子近似优化算法(QAOA)的捷径。他们改进了这种算法,使其结构能够模仿纠错中使用的精确连接和测量模式,但加入了一个巧妙的设计:该算法会产生一个清晰的可测量信号,且该信号会随着误差的累积而减弱。通过在各种量子处理器上运行这种改进后的算法,研究人员可以快速评估当机器被迫执行在电路中间进行测量和重置这些困难任务时,其性能会发生多大程度的退化。这种方法允许科学家在不需要庞大资源进行全规模纠错演示的情况下,比较不同的硬件代际和架构。
研究人员在来自 IBM、IQM 和 Quantinuum 三家主要制造商的十个不同量子处理器上测试了该方法。他们首先从一个简单的量子比特链测试开始,以观察随着增加中间测量次数,性能如何变化。他们发现,在某些机器上,即使链条增长,信号依然保持强劲;而在另一些机器上,性能则大幅下降。通过将算法信号的衰减转化为代表有效错误率的一个数值,他们可以直接比较使用中间测量所带来的成本。例如,在 IBM 的机器上,执行这些测量的额外成本明显高于标准操作的成本;而在 Quantinuum 的离子阱量子机上,这种额外成本要小得多,且与标准双比特门中的误差相当。
该研究进一步将该方法应用于实际的纠错码测试,包括表面码(surface code)和颜色码(color code),这些都是构建容错量子计算机的领先候选方案。团队在拥有多达 91 个数据量子比特的设备上进行了这些测试,这种规模对于传统方法来说极难测试。他们发现,这种新的基准测试能够区分不同的硬件代际,甚至能识别出单个芯片中哪些部分的性能表现更好。在一次关键的验证步骤中,他们将这种快速基准测试的结果与在同一台 IBM 处理器上运行的全规模、缓慢的纠错记忆实验结果进行了对比。他们发现两者之间存在强相关性:在快速基准测试中表现良好的芯片区域,在全规模记忆实验中也显示出最低的错误率。这表明,这种新方法可以可靠地预测量子处理器处理复杂纠错需求的能力。
研究人员还确定了需要运行多少次此类测试才能获得可靠答案。他们发现,对于大多数设备,只需几十到几百次运行就足以判断机器是在保持算法信号,还是已经坍缩成了随机噪声。与传统测试通常需要的数千次甚至数百万次运行相比,这是一个巨大的减少。研究表明,随着硬件的改进和错误率的降低,测试需要运行得更深、层数更多,以观察其中的差异,但该方法依然保持高效。通过提供一种实用、低成本的方法来评估量子硬件对纠错的准备就绪程度,这项工作为追踪该领域进展提供了重要的工具。它允许独立的研究人员和机构评估新的量子处理器是否真正朝着容错目标迈进,而无需等待完整的、昂贵的逻辑记忆实验完成。
您所在领域的论文太多了?
获取与您研究关键词匹配的最新论文每日摘要——附技术摘要,使用您的语言。