Evaluating the performance of QEC primitives on quantum processors at large width and depth

Las computadoras cuánticas prometen resolver problemas que actualmente son imposibles para las máquinas clásicas, desde el diseño de nuevos medicamentos hasta el modelado de sistemas climáticos complejos. Sin embargo, estas máquinas son increíblemente frágiles. Los bits cuánticos, o cúbits, que contienen la información se ven fácilmente perturbados por el calor, la vibración y el ruido electromagnético, lo que provoca que pierdan sus datos casi instantáneamente. Para construir una computadora cuántica útil, los científicos deben desarrollar una forma de proteger esta información, un proceso conocido como corrección de errores cuánticos. Este método implica verificar constantemente los cúbits en busca de errores sin destruir el delicado estado cuántico, una tarea que requiere una secuencia compleja de operaciones: medir algunos cúbits para ver si ocurrió un error, reiniciarlos y luego usar esa información para corregir a los demás en tiempo real. Estos pasos son difíciles de realizar de manera confiable y, hasta ahora, probarlos ha sido lento, costoso y ha requerido cantidades masivas de tiempo de cómputo.

Un equipo de investigadores ha introducido una nueva y eficiente manera de probar qué tan bien diferentes procesadores cuánticos pueden manejar estos pasos críticos de corrección de errores. En lugar de ejecutar experimentos de corrección de errores completos y con un uso intensivo de recursos que podrían tardar días o fallar al no producir resultados claros, el equipo desarrolló un atajo utilizando un tipo específico de algoritmo llamado Algoritmo de Optimización Aproximada Cuántica. Adaptaron este algoritmo para que su estructura imite el patrón exacto de conexiones y mediciones utilizados en la corrección de errores, pero con un giro: el algoritmo produce una señal clara y medible que se debilita a medida que los errores se acumulan. Al ejecutar este algoritmo adaptado en varios procesadores cuánticos, los investigadores pudieron evaluar rápidamente cuánto se degradan las máquinas cuando se ven obligadas a realizar la difícil tarea de medir y reiniciar cúbits a mitad del circuito. Este enfoque permite a los científicos comparar diferentes generaciones y arquitecturas de hardware sin necesidad de los inmensos recursos requeridos para una demostración de error de corrección completa.

El equipo probó su método en diez procesadores cuánticos diferentes de tres fabricantes importantes: IBM, IQM y Quantinuum. Comenzaron con una prueba simple que involucraba una cadena de cúbits para ver cómo cambiaba el rendimiento a medida que añadían más mediciones a mitad del circuito. Descubrieron que en algunas máquinas la señal permanecía fuerte incluso a medida que la cadena crecía, mientras que en otras el rendimiento caía abruptamente. Al traducir la degradación de la señal del algoritmo en un solo número que representa una tasa de error efectiva, pudieron comparar directamente el costo de usar mediciones a mitad del circuito entre diferentes dispositivos. Por ejemplo, en las máquinas de IBM, el costo adicional de realizar estas mediciones fue significativamente mayor que el costo de las operaciones estándar, mientras que en las máquinas de iones atrapados de Quantinuum, el costo adicional fue mucho menor y comparable a los errores encontrados en las puertas de dos cúbits estándar.

El estudio fue más allá al probar el método contra códigos de error reales, incluyendo el código de superficie y el código de color, que son candidatos principales para construir computadoras cuánticas tolerantes a fallos. El equipo realizó estas pruebas en dispositivos con hasta 91 cúbits de datos, una escala que sería extremadamente difícil de probar con métodos tradicionales. Descubrieron que el nuevo punto de referencia podía distinguir entre diferentes generaciones de hardware e incluso identificar qué partes de un solo chip funcionaban mejor que otras. En un paso de validación crucial, compararon los resultados de su benchmark rápido con los resultados de un experimento de memoria de corrección de errores completo y lento ejecutado en el mismo procesador de IBM. Encontraron una fuerte correlación: las regiones del chip que funcionaron bien en el benchmark rápido también mostraron las tasas de error más bajas en el experimento de memoria completo. Esto sugiere que el nuevo método puede predecir de manera confiable qué tan bien un procesador cuántico manejará las complejas demandas de la corrección de errores.

Los investigadores también determinaron cuántas veces necesitaban ejecutar estas pruebas para obtener una respuesta confiable. Descubrieron que, para la mayoría de los dispositivos, solo unas pocas docenas o cientos de ejecuciones eran suficientes para determinar si la máquina aún estaba preservando la señal algorítmica o si había colapsado en ruido aleatorio. Esto es una reducción dramática en comparación con los miles o millones de ejecuciones que a menudo se necesitan para las pruebas tradicionales. El estudio indica que, a medida que el hardware mejore y las tasas de error disminuyan, las pruebas deberán ejecutarse con mayor profundidad y con más capas para ver las diferencias, pero el método sigue siendo eficiente. Al proporcionar una forma práctica y de bajo costo para evaluar la preparación del hardware cuántico para la corrección de errores, este trabajo ofrece una herramienta vital para rastrear el progreso en el campo. Permite que investigadores y organizaciones independientes evalúen si los nuevos procesadores cuánticos están avanzando realmente hacia el objetivo de la tolerancia a fallos, sin tener que esperar a que se completen los experimentos de memoria lógica completos y costosos.