Evaluating the performance of QEC primitives on quantum processors at large width and depth

I computer quantistici promettono di risolvere problemi che sono attualmente impossibili per le macchine classiche, dalla progettazione di nuovi medicinali alla modellazione di complessi sistemi climatici. Tuttavia, queste macchine sono incredibilmente fragili. I bit quantistici, o qubit, che contengono le informazioni, vengono facilmente disturbati dal calore, dalle vibrazioni e dal rumore elettromagnetico, il che causa la perdita quasi istantanea dei dati. Per costruire un computer quantistico utile, gli scienziati devono sviluppare un modo per proteggere questa informazione, un processo noto come correzione degli errori quantistici. Questo metodo prevede il controllo costante dei qubit per individuare errori senza distruggere il delicato stato quantistico, un compito che richiede una sequenza complessa di operazioni: misurare alcuni qubit per vedere se si è verificato un errore, resettarli e poi utilizzare tali informazioni per correggere gli altri in tempo reale. Questi passaggi sono difficili da eseguire in modo affidabile e, fino ad ora, testarli è stato lento, costoso e ha richiesto enormi quantità di tempo di calcolo.

Un team di ricercatori ha introdotto un nuovo modo efficiente per testare quanto bene diversi processori quantistici possano gestire questi critici passaggi di correzione degli errori. Invece di eseguire esperimenti di correzione degli errori completi e pesanti in termini di risorse, che potrebbero richiedere giorni o non produrre risultati chiari, il team ha sviluppato una scorciatoia utilizzando un tipo specifico di algoritmo chiamato Algoritmo di Ottimizzazione Approssimata Quantistica. Hanno adattato questo algoritmo in modo che la sua struttura imiti l'esatto schema di connessioni e misurazioni utilizzati nella correzione degli errori, ma con un tocco particolare: l'algoritmo produce un segnale chiaro e misurabile che si indebolisce man mano che gli errori si accumulano. Eseguendo questo algoritmo adattato su vari processori quantistici, i ricercatori hanno potuto valutare rapidamente quanto le macchine si degradino quando costrette a eseguire la difficile operazione di misurazione e reset dei qubit a metà circuito. Questo approccio consente agli scienziati di confrontare diverse generazioni e architetture di hardware senza la necessità delle immense risorse richieste da una dimostrazione completa di correzione degli errori.

I ricercatori hanno testato il loro metodo su dieci diversi processori quantistici di tre grandi produttori: IBM, IQM e Quantinuum. Hanno iniziato con un test semplice che coinvolgeva una catena di qubit per vedere come le prestazioni cambiassero all'aumentare delle misurazioni a metà circuito. Hanno scoperto che su alcune macchine il segnale rimaneva forte anche al crescere della catena, mentre su altre le prestazioni calavano drasticamente. Traducendo il decadimento del segnale dell'algoritmo in un singolo numero che rappresenta un tasso di errore effettivo, sono stati in grado di confrontare direttamente il costo dell'uso delle misurazioni a metà circuito tra i diversi dispositivi. Ad esempio, sulle macchine IBM, il costo extra per eseguire queste misurazioni era significativamente più alto rispetto al costo delle operazioni standard, mentre sulle macchine a ioni intrappolati di Quantinuum, il costo aggiuntivo era molto più piccolo e paragonabile agli errori riscontrati nei normali gate a due qubit.

Lo studio è andato oltre, testando il metodo contro veri codici di correzione degli errori, inclusi il codice di superficie (surface code) e il codice di colore (color code), che sono i principali candidati per la costruzione di computer quantistici tolleranti ai guasti. Il team ha eseguito questi test su dispositivi con fino a 91 qubit di dati, una scala che sarebbe estremamente difficile da testare con i metodi tradizionali. Hanno scoperto che il nuovo benchmark poteva distinguere tra diverse generazioni di hardware e persino identificare quali parti di un singolo chip fossero più performanti di altre. In un passaggio cruciale di validazione, hanno confrontato i risultati del loro benchmark rapido con i risultati di un esperimento completo e lento di memoria di correzione degli errori eseguito sullo stesso processore IBM. Hanno riscontrato una forte correlazione: le regioni del chip che performavano bene nel benchmark rapido mostravano anche i tassi di errore più bassi nell'esperimento di memoria completo. Ciò suggerisce che il nuovo metodo può prevedere in modo affidabile quanto un processore quantistico sia in grado di gestire le complesse richieste della correzione degli errori.

I ricercatori hanno anche determinato quante volte fosse necessario eseguire questi test per ottenere una risposta affidabile. Hanno scoperto che per la maggior parte dei dispositivi, bastavano solo poche decine o qualche centinaio di esecuzioni per capire se la macchina stesse ancora preservando il segnale algoritmico o se fosse crollata in un rumore casuale. Si tratta di una riduzione drammatica rispetto alle migliaia o ai milioni di esecuzioni spesso necessarie per i test tradizionali. Lo studio indica che, man mano che l'hardware migliora e i tassi di errore scendono, i test dovranno essere eseguiti in modo più profondo e con più livelli per osservare le differenze, ma il metodo rimane efficiente. Fornendo un modo pratico e a basso costo per valutare la prontezza dell'hardware quantistico per la correzione degli errori, questo lavoro offre uno strumento vitale per tracciare i progressi nel campo. Permette a ricercatori e organizzazioni indipendenti di valutare se i nuovi processori quantistici stiano realmente avanzando verso l'obiettivo della tolleranza ai guasti, senza dover attendere il completamento dei pieni ed costosi esperimenti di memoria logica.