Evaluating the performance of QEC primitives on quantum processors at large width and depth

量子コンピュータは、新薬の設計から複雑な気候システムのモデリングに至るまで、現在の古典的なマシンでは不可能な問題を解決することを約束しています。しかし、これらのマシンは非常に壊れやすいものです。情報を保持する量子ビット（qubit）は、熱、振動、電磁ノイズによって容易に乱され、瞬時にデータを失ってしまいます。有用な量子コンピュータを構築するために、科学者たちはこの情報を保護する方法、すなわち「量子誤り訂正」と呼ばれるプロセスを開発しなければなりません。この手法には、量子状態という繊細な状態を破壊することなく、量子ビットに間違いがないかを絶えずチェックする作業が含まれます。これには、エラーが発生したかどうかを確認するために一部の量子ビットを測定し、それらをリセットし、その情報を利用して他の量子ビットをリアルタイムで修正するという、複雑な一連の操作が必要です。これらのステップを確実に実行することは困難であり、これまでは、それらをテストすることは遅く、コストがかかり、膨大な計算時間を必要としてきました。

研究チームは、異なる量子プロセッサがこれらの重要な誤り訂正ステップをどの程度処理できるかをテストするための、新しい効率的な方法を導入しました。数日かかるか、あるいは明確な結果が得られない可能性のある、リソースを大量に消費するフルスケールの誤り訂正実験を実行する代わりに、チームは「量子近似最適化アルゴリズム（QAOA）」と呼ばれる特定の種類のアルゴリズムを用いたショートカットを開発しました。彼らは、このアルゴリズムの構造が誤り訂正で使用される接続と測定の正確なパターンを模倣するように適応させましたが、そこにひねりを加えました。すなわち、このアルゴリズムは、エラーが蓄積するにつれて弱まっていく、明確で測定可能な信号を生み出すようにしたのです。この適応されたアルゴリズムを様々な量子プロセッサ上で実行することで、研究者たちは、測定や量子ビットのリセットという困難なタスクを強制された際に、マシンがどの程度劣化するかを迅速に把握することができました。このアプローチにより、科学者たちは、フルスケールの誤り訂正の実演に必要とされる膨大なリソースを必要とせずに、異なるハードウェアの世代やアーキテクチャを比較することができます。

研究者たちは、IBM、IQM、Quantinuumの3つの主要メーカーによる10種類の異なる量子プロセッサを用いて、この手法をテストしました。彼らは、まず単純な量子ビットの連鎖を用いたテストから開始し、中間回路での測定を追加するにつれてパフォーマンスがどのように変化するかを確認しました。その結果、あるマシンでは連鎖が大きくなっても信号が強く保たれた一方で、別のマシンではパフォーマンスが急激に低下することを発見しました。アルゴリズムの信号の減衰を、実効エラー率を表す単一の数値に変換することで、彼らは中間回路での測定を使用するコストを異なるデバイス間で直接比較することができました。例えば、IBMのマシンでは、これらの測定を行うための追加コストは標準的な操作のコストよりも大幅に高かったのに対し、Quantinuumのトラップイオン・マシンでは、その追加コストははるかに小さく、標準的な2量子ビットゲートで見られるエラーと同程度でした。

研究はさらに進み、表面符号（surface code）やカラー符号（color code）を含む、実際の誤り訂正コードに対するテストを行いました。これらは、フォールトトレラント（耐故障性）な量子コンピュータを構築するための有力な候補です。チームは、最大91個のデータ量子ビットを備えたデバイスを用いてこれらのテストを実施しましたが、これは従来の手法ではテストが極めて困難な規模です。彼らは、この新しいベンチマークが、異なるハードウェアの世代を区別し、さらには単一のチップ内のどの部分が他の部分よりも優れた性能を発揮しているかを特定できることを発見しました。重要な検証ステップとして、彼らは、自分たちの迅速なベンチマークの結果を、同じIBMプロセッサ上で実行された、フルスケールで低速な誤り訂正メモリ実験の結果と比較しました。その結果、強い相関関係が見られました。つまり、クイックベンチマークで良好なパフォーマンスを示したチップの領域は、フルメモリ実験においても最もエラー率が低い領域であったのです。このことは、新しい手法が、量子プロセッサが誤り訂正の複雑な要求にどの程度対応できるかを、高い信頼性で予測できることを示唆しています。

研究者たちはまた、信頼できる答えを得るために、これらのテストを何回実行する必要があるかを決定しました。彼らは、ほとんどのデバイスにおいて、数十回から数百回の実行だけで、マシンが依然としてアルゴリズムの信号を保持しているのか、それともランダムなノイズへと崩壊してしまったのかを判断するのに十分であることを発見しました。これは、従来のテストでしばしば必要とされる数千回、あるいは数百万回という実行回数と比較すると、劇的な削減です。この研究は、ハードウェアが改善されエラー率が低下するにつれて、違いを見るためにテストをより深く、より多くの層で行う必要があるものの、この手法は依然として効率的であることを示しています。量子ハードウェアが誤り訂正への準備ができているかを評価するための、実用的で低コストな方法を提供することで、この研究は、この分野の進歩を追跡するための不可欠なツールを提供しています。これにより、独立した研究者や組織は、フルスケールの高価な論理メモリ実験が完了するのを待つことなく、新しい量子プロセッサが真にフォールトトレランスの目標に向かって前進しているかどうかを評価することができるのです。