Evaluating the performance of QEC primitives on quantum processors at large width and depth

양자 컴퓨터는 새로운 약물 설계부터 복잡한 기후 시스템 모델링에 이르기까지, 현재의 고전적 컴퓨터로는 불가능한 문제들을 해결할 것을 약속합니다. 하지만 이 기계들은 매우 취약합니다. 정보를 담고 있는 양자 비트, 즉 큐비트는 열, 진동, 전자기 노이즈에 의해 쉽게 방해를 받으며, 이로 인해 데이터를 거의 즉각적으로 손실하게 됩니다. 유용한 양자 컴퓨터를 구축하기 위해 과학자들은 이 정보를 보호하는 방법, 즉 양자 오류 정정(quantum error correction)이라 불리는 과정을 개발해야 합니다. 이 방법은 큐비트가 오류가 발생했는지 확인하면서도 섬세한 양자 상태를 파괴하지 않는 방식으로 수행되어야 하며, 이는 큐비트 중 일부를 측정하여 오류 발생 여부를 확인하고, 이를 초기화한 뒤, 그 정보를 사용하여 다른 큐비트들을 실시간으로 수정하는 복잡한 일련의 연산 과정을 필요로 합니다. 이러한 단계들을 신뢰성 있게 수행하는 것은 어렵고, 지금까지 이를 테스트하는 작업은 느리고 비용이 많이 들며 막대한 양의 컴퓨팅 시간을 요구해 왔습니다.

한 연구팀이 서로 다른 양자 프로세서들이 이러한 핵심적인 오류 정정 단계들을 얼마나 잘 처리할 수 있는지 테스트할 수 있는 새롭고 효율적인 방법을 도입했습니다. 연구팀은 며칠이 걸리거나 명확한 결과를 내지 못할 수도 있는 자원 집약적인 전체 오류 정정 실험을 실행하는 대신, 양자 근사 최적화 알고리즘(Quantum Approximate Optimization Algorithm)이라는 특정 유형의 알고리즘을 사용하는 지름길을 개발했습니다. 연구팀은 이 알고리즘을 변형하여, 알고리즘의 구조가 오류 정정에 사용되는 연결 및 측정의 정확한 패턴을 모방하도록 만들었습니다. 여기에 한 가지 반전을 더해, 이 알고리즘은 오류가 축적됨에 따라 약해지는 명확하고 측정 가능한 신호를 생성하도록 했습니다. 연구팀은 다양한 양자 프로세서에서 이 변형된 알고리즘을 실행함으로써, 기계들이 회로 중간에 큐비트를 측정하고 초기화하는 까다로운 작업을 수행하도록 강제될 때 성능이 얼마나 저하되는지를 빠르게 가늠할 수 있었습니다. 이 접근 방식은 과학자들이 대규모의 전체 오류 정정 시연에 필요한 엄청난 자원을 들이지 않고도, 서로 다른 하드웨어 세대와 아키텍처를 비교할 수 있게 해줍니다.

연구팀은 IBM, IQM, Quantinuum의 세 주요 제조사로부터 나온 10개의 서로 다른 양자 프로세서를 대상으로 이 방법을 테스트했습니다. 그들은 먼저 큐비트 체인을 이용한 간단한 테스트를 통해 중간 회로 측정이 추가됨에 따라 성능이 어떻게 변하는지 확인했습니다. 그 결과, 어떤 기계에서는 체인이 길어져도 신호가 강하게 유지된 반면, 다른 기계에서는 성능이 급격히 떨어지는 것을 발견했습니다. 알고리즘 신호의 감쇠를 하나의 숫자인 '유효 오류율'로 변환함으로써, 그들은 중간 회로 측정을 사용하는 데 드는 비용을 서로 다른 장치 간에 직접 비교할 수 있었습니다. 예를 들어, IBM의 기계에서는 이러한 측정을 수행하는 데 드는 추가 비용이 표준 연산 비용보다 현저히 높았던 반면, Quantinuм의 트랩 이온(trapped-ion) 기계에서는 그 추가 비용이 훨씬 작았으며 표준 2-큐비트 게이트에서 발견되는 오류와 유사한 수준이었습니다.

연구는 더 나아가 표면 코드(surface code)와 컬러 코드(color code)를 포함하여, 결함 허용(fault-tolerant) 양자 컴퓨터를 구축하기 위한 유력한 후보인 실제 오류 정정 코드들을 대상으로 이 방법을 테스트했습니다. 연구팀은 최대 91개의 데이터 큐비트를 가진 장치들에서 이 테스트를 수행했는데, 이는 전통적인 방식으로는 테스트하기가 매우 어려운 규모입니다. 연구팀은 이 새로운 벤치마크가 서로 다른 하드웨어 세대를 구별해낼 수 있을 뿐만 아니라, 단일 칩 내에서 어느 부분이 더 우수한 성능을 보이는지까지 식별할 수 있다는 것을 발견했습니다. 결정적인 검증 단계로서, 연구팀은 이 빠른 벤치마크 결과를 동일한 IBM 프로세서에서 실행된 느리고 완전한 형태의 오류 정정 메모리 실험 결과와 비교했습니다. 그 결과 강력한 상관관계를 발견했습니다. 즉, 빠른 벤치마크에서 성능이 좋았던 칩의 영역이 전체 메모리 실험에서도 가장 낮은 오류율을 보였습니다. 이는 새로운 방법이 양자 프로세서가 복잡한 오류 정정 요구 사항을 얼마나 잘 처리할 수 있을지 신뢰성 있게 예측할 수 있음을 시사합니다.

연구진은 또한 신뢰할 수 있는 답을 얻기 위해 이 테스트를 몇 번이나 실행해야 하는지도 결정했습니다. 그들은 대부분의 장치에 대해 수십 번에서 수백 번 정도의 실행만으로도 기계가 여전히 알고리즘 신호를 보존하고 있는지, 아니면 무작위 노이즈로 붕괴되었는지를 판단하기에 충분하다는 것을 발견했습니다. 이는 전통적인 테스트에서 흔히 필요로 하는 수천 또는 수백만 번의 실행과 비교하면 극적인 감소입니다. 이 연구는 하드웨어가 개선되고 오류율이 낮아짐에 따라 차이점을 확인하기 위해 더 깊고 더 많은 층(layer)의 테스트를 수행해야 하겠지만, 이 방법은 여전히 효율적임을 보여줍니다. 양자 하드웨어의 오류 정정 준비도를 평가할 수 있는 실용적이고 저비용인 방법을 제공함으로써, 이 연구는 분야의 발전을 추적하는 데 필수적인 도구를 제공합니다. 이는 독립적인 연구자와 기관들이 전체적인 비용이 많이 드는 논리적 메모리 실험이 완료되기를 기다리지 않고도, 새로운 양자 프로세서가 진정으로 결함 허용 목표를 향해 나아가고 있는지 평가할 수 있게 해줍니다.