A High-Throughput DSP-Free PRNG for FPGA based on Xoshiro128** and Integer Chaotic Mixing

Nel mondo digitale, molti sistemi si affidano a sequenze di numeri che appaiono completamente casuali per funzionare correttamente. Queste sequenze sono essenziali per proteggere le comunicazioni, simulare sistemi fisici complessi e gestire protocolli crittografici. Tuttavia, la vera casualità è difficile da generare con una macchina, quindi gli ingegneri utilizzano algoritmi per creare numeri "pseudo-casuali". Questi sono sequenze deterministiche che appaiono casuali a un osservatore, ma che sono in realtà prodotte da un insieme specifico di regole partendo da un seme (seed) iniziale. La sfida per i progettisti di hardware è creare queste sequenze rapidamente ed efficientemente senza consumare troppa energia o occupare troppo spazio su un chip per computer. Quando questi generatori vengono integrati in chip specializzati chiamati FPGA, che sono hardware riconfigurabili spesso usati nei sistemi embedded, l'obiettivo è raggiungere un'alta velocità mantenendo il design piccolo ed efficiente dal punto di vista energetico, evitando l'uso di componenti costosi e voraci di energia che sono tipicamente riservati a calcoli matematici pesanti.

Un team di ricercatori di università iraniane ha sviluppato un nuovo modo per costruire un tale generatore che giri su un FPGA. Il loro lavoro si concentra sulla creazione di un dispositivo in grado di produrre un flusso massiccio di numeri dall'aspetto casuale senza utilizzare le unità matematiche ad alte prestazioni standard presenti sulla maggior parte dei chip. Invece di fare affidamento su questi componenti specializzati, che sono spesso limitati nel numero e consumano molta energia, il team ha progettato un sistema che utilizza solo porte logiche di base e registri di memoria standard. Il risultato è un generatore che può produrre dati a una velocità di 5,82 gigabit al secondo, una velocità che rivaleggia con design molto più complessi, pur utilizzando una quantità molto piccola delle risorse del chip e consumando un'energia minima.

Il cuore di questo nuovo design è un approccio ibrido che combina tre diversi metodi di miscelazione dei numeri. Il motore primario è un algoritmo ben noto chiamato Xoshiro128**, che funge da fonte principale della sequenza. Questo motore è efficiente e ha un ciclo molto lungo prima di ripetersi, ma possiede una struttura matematica prevedibile che potrebbe essere sfruttata da un attaccante esperto. Per correggere questo aspetto, i ricercatori hanno aggiunto due strati extra di miscelazione. Il primo strato utilizza un semplice processo additivo che sposta i valori in un modo che crea un tipo di pattern diverso. Il secondo strato utilizza una mappa "tent" (a tenda), un metodo che stira e ripiega i numeri, simile a come un panettiere potrebbe piegare l'impasto, sebbene in questo caso la piegatura avvenga attraverso una semplice matematica intera piuttosto che tramite manipolazione fisica. Questi strati sono progettati per lavorare insieme per rompere i pattern prevedibili del motore principale, rendendo l'output finale molto più difficile da sottoporre a reverse-engineering.

I ricercatori hanno costruito questo sistema utilizzando uno strumento di sintesi ad alto livello, che traduce automaticamente una descrizione software della logica nella disposizione fisica del chip. Hanno testato il design su un tipo specifico di chip noto come Xilinx Zynq-7000. L'implementazione è stata un successo in ogni metrica rilevante per le applicazioni embedded. Il design finale ha occupato solo 934 piccoli blocchi logici sul chip e ha utilizzato 1.071 registri, un'impronta molto compatta. Fondamentalmente, ha utilizzato zero slice di elaborazione digitale del segnale (DSP) specializzate e zero blocchi di memoria dedicata, dimostrando che la generazione di numeri casuali ad alta velocità è possibile senza questi componenti pesanti. Il sistema è stato eseguito a una frequenza di 181,82 megahertz, fornendo l'alto throughput menzionato in precedenza. In termini di potenza, il chip ha consumato solo 29 milliwatt di potenza dinamica durante l'operazione, un valore che rappresenta una stima inferiore e suggerisce che il design sia estremamente efficiente dal punto di vista energetico.

Per garantire che i numeri prodotti fossero abbastanza casuali per usi seri, il team ha sottoposto l'output a una serie di rigorosi test statistici. Questi test, che includono suite standard utilizzate da agenzie governative e ricercatori indipendenti, controllano la presenza di pattern, bias e correlazioni che indicherebbero una mancanza di casualità. Il generatore ha superato ogni singolo test, compresi i più impegnativi che cercano difetti sottili nella sequenza. I ricercatori hanno anche analizzato quanto il sistema fosse sensibile alle variazioni delle sue condizioni iniziali. Hanno scoperto che cambiare anche un singolo bit nella configurazione iniziale causava una divergenza completa dell'output, una proprietà nota come sensibilità alle condizioni iniziali. Ciò garantisce che due dispositivi che partono da semi leggermente diversi producano sequenze completamente diverse, il che è vitale per la sicurezza.

Lo studio ha incluso anche un'analisi dettagliata del contributo di ciascuna parte del sistema. I ricercatori hanno scoperto che il motore Xoshiro128** principale era già statisticamente abbastanza forte da superare i test da solo. Gli strati aggiunti non hanno migliorato la qualità statistica dei numeri, ma hanno fatto qualcos'altro di importante: hanno rimosso la struttura matematica lineare che rendeva il motore principale prevedibile. Aggiungendo questi strati, i ricercatori hanno reso significativamente più difficile per un attaccante capire lo stato interno del generatore semplicemente guardando l'output. Mentre il motore principale da solo poteva essere sottoposto a reverse-engineering relativamente velocemente, il sistema ibrido completo richiede uno sforzo molto più complesso e lungo per essere violato, proteggendo efficacemente il generatore contro certi tipi di attacchi senza sacrificare velocità o efficienza.

Questo lavoro suggerisce che è possibile costruire generatori di numeri casuali ad alte prestazioni per ambienti con risorse limitate senza fare affidamento su componenti hardware pesanti. Il design offre un compromesso pratico, bilanciando velocità, uso delle risorse e sicurezza. Sebbene i ricercatori notino che i passaggi matematici utilizzati nello strato di piegatura non siano algebricamente complessi, la loro combinazione con gli altri strati crea un sistema robusto. Le scoperte indicano che questo approccio è ben adatto ai sistemi embedded dove lo spazio e la potenza sono preziosi, fornendo una fonte affidabile di casualità che può essere integrata in una vasta gamma di dispositivi. I ricercatori hanno reso disponibili il loro codice e i loro dati affinché altri possano verificare e costruire sopra di essi, assicurando che i risultati possano essere riprodotti e il design possa essere adattato per esigenze future.