A High-Throughput DSP-Free PRNG for FPGA based on Xoshiro128** and Integer Chaotic Mixing

No mundo digital, muitos sistemas dependem de sequências de números que parecem completamente aleatórias para funcionar corretamente. Essas sequências são essenciais para proteger comunicações, simular sistemas físicos complexos e executar protocolos criptográficos. No entanto, a aleatoriedade verdadeira é difícil de ser gerada por uma máquina, por isso os engenheiros usam algoritmos para criar números "pseudoaleatórios". Estes são sequências determinísticas que parecem aleatórias para um observador, mas que são, na verdade, produzidas por um conjunto específico de regras partindo de uma semente inicial. O desafio para os projetistas de hardware é criar essas sequências de forma rápida e eficiente, sem consumir muita energia ou ocupar muito espaço em um chip de computador. Quando esses geradores são construídos em chips especializados chamados FPGAs, que são hardware reconfigurável frequentemente usado em sistemas embarcados, o objetivo é alcançar alta velocidade mantendo o design pequeno e energeticamente eficiente, evitando o uso de componentes caros e que consomem muita energia, que são tipicamente reservados para cálculos matemáticos pesados.

Uma equipe de pesquisadores de universidades do Irã desenvolveu uma nova maneira de construir tal gerador que roda em um FPGA. O trabalho deles foca na criação de um dispositivo que produz um fluxo massivo de números de aparência aleatória sem usar as unidades matemáticas de alto desempenho encontradas na maioria dos chips. Em vez de depender desses componentes especializados, que são frequentemente limitados em número e consomem energia significativa, a equipe projetou um sistema que utiliza apenas portas lógicas básicas e registradores de memória padrão. O resultado é um gerador que pode produzir dados a uma taxa de 5,82 gigabits por segundo, uma velocidade que rivaliza com designs muito mais complexos, enquanto utiliza uma quantidade muito pequena dos recursos do chip e consome o mínimo de energia.

O núcleo deste novo design é uma abordagem híbrida que combina três métodos diferentes de mistura de números. O motor principal é um algoritmo bem conhecido chamado Xoshiro128**, que atua como a fonte principal da sequência. Este motor é eficiente e possui um ciclo muito longo antes de se repetir, mas possui uma estrutura matemática previsível que poderia ser explorada por um atacante habilidoso. Para corrigir isso, os pesquisadores adicionaram duas camadas extras de mistura. A primeira camada usa um processo aditivo simples que desloca valores de uma forma que cria um tipo diferente de padrão. A segunda camada usa um mapa "tent" (mapa tenda), um método que estica e dobra os números, semelhante à forma como um padeiro dobra a massa, embora, neste caso, o dobramento ocorra através de matemática inteira simples em vez de manipulação física. Essas camadas são projetadas para trabalhar juntas para quebrar os padrões previsíveis do motor principal, tornando o resultado final muito mais difícil de ser submetido à engenharia reversa.

Os pesquisadores construíram este sistema usando uma ferramenta de síntese de alto nível, que traduz automaticamente uma descrição de software da lógica para o layout físico do chip. Eles testaram o design em um tipo específico de chip conhecido como Xilinx Zynq-7000. A implementação foi bem-sucedida em todas as métricas que importavam para aplicações embarcadas. O design final ocupou apenas 934 pequenos blocos lógicos no chip e utilizou 1.071 registradores, uma pegada muito compacta. Crucialmente, utilizou zero das fatias de processamento digital de sinais especializadas e zero blocos de memória dedicada, provando que a geração de números aleatórios de alta velocidade é possível sem esses recursos pesados. O sistema operou em uma frequência de 181,82 megahertz, entregando a alta vazão mencionada anteriormente. Em termos de potência, o chip consumiu apenas 29 miliwatts de potência dinâmica durante a operação, um valor que representa uma estimativa de limite inferior e sugere que o design é extremamente eficiente em termos de energia.

Para garantir que os números produzidos fossem verdadeiramente aleatórios o suficiente para uso sério, a equipe submeteu a saída a uma bateria de testes estatísticos rigorosos. Esses testes, que incluem suítes padrão usadas por agências governamentais e pesquisadores independentes, verificam padrões, vieses e correlações que indicariam uma falta de aleatoriedade. O gerador passou em todos os testes, incluindo os mais exigentes que procuram falhas sutis na sequência. Os pesquisadores também analisaram o quão sensível o sistema era a mudanças em suas condições iniciais. Eles descobriram que mudar até mesmo um único bit na configuração inicial fazia com que a saída divergisse completamente, uma propriedade conhecida como sensibilidade às condições iniciais. Isso garante que dois dispositivos começando com sementes ligeiramente diferentes produzam sequências inteiramente diferentes, o que é vital para a segurança.

O estudo também incluiu uma análise detalhada do que cada parte do sistema contribuiu. Os pesquisadores descobriram que o motor principal Xoshiro128** já era estatisticamente forte o suficiente para passar nos testes por conta própria. As camadas adicionadas não melhoraram a qualidade estatística dos números, mas fizeram algo outro importante: elas removeram a estrutura matemática linear que tornava o motor principal previsível. Ao adicionar essas camadas, os pesquisadores tornaram significativamente mais difícil para um atacante descobrir o estado interno do gerador apenas olhando para a saída. Enquanto o motor principal sozinho poderia ser submetido à engenharia reversa relativamente rápido, o sistema híbrido completo exige um esforço muito mais complexo e demorado para ser quebrado, protegendo efetivamente o gerador contra certos tipos de ataques sem sacrificar a velocidade ou a eficiência.

Este trabalho sugere que é possível construir geradores de números aleatórios de alto desempenho para ambientes com restrição de recursos sem depender de componentes de hardware pesados. O design oferece um equilíbrio prático, equilibrando velocidade, uso de recursos e segurança. Embora os pesquisadores notem que os passos matemáticos usados na camada de dobramento não são algebricamente complexos, sua combinação com as outras camadas cria um sistema robusto. Os achados indicam que esta abordagem é bem adequada para sistemas embarcados onde o espaço e a potência são prioridades, fornecendo uma fonte confiável de aleatoriedade que pode ser integrada a uma ampla gama de dispositivos. Os pesquisadores disponibilizaram seu código e dados para que outros possam verificar e construir sobre eles, garantindo que os resultados possam ser reproduzidos e o design possa ser adaptado para necessidades futuras.