A High-Throughput DSP-Free PRNG for FPGA based on Xoshiro128** and Integer Chaotic Mixing

デジタル世界において、多くのシステムは正しく機能するために、完全にランダムに見える数値のシーケンスに依存しています。これらのシーケンスは、通信の保護、複雑な物理システムのシミュレーション、および暗号プロトコルの実行に不可欠です。しかし、機械で真の乱数を生成することは困難であるため、エンジニアはアルゴリズムを使用して「擬似乱数」を作成します。これらは、初期シードから始まる特定の規則によって生成される決定論的なシーケンスですが、観察者にはランダムに見えます。ハードウェア設計者にとっての課題は、消費電力を抑えたり、コンピュータチップ上のスペースを占有したりすることなく、これらのシーケンスを高速かつ効率的に作成することです。これらのジェネレーターが、組み込みシステムでよく使用される再構成可能なハードウェアであるFPGAと呼ばれる専用チップ内に構築される際、目標は、重い数学的計算のために予約されている高価で電力を消費するコンポーネントを使用せずに、高速度を実現しつつ、設計を小さく、エネルギー効率の高いものにすることです。

イランの大学の研究チームは、FPGA上で動作するこのようなジェネレーターを構築する新しい方法を開発しました。彼らの研究は、ほとんどのチップに見られる標準的な高性能数学ユニットを使用せずに、大量の乱数ストリームを生成するデバイスを作成することに焦点を当てています。このチームは、これらの専門的なコンポーネントに頼る代わりに、基本的な論理ゲートと標準的なメモリレジスタのみを使用するシステムを設計しました。その結果、彼らのジェネレーターは、より複雑な設計に匹敵する5.82ギガビット毎秒の速度でデータを生成できる一方で、チップの非常に少ないリソースを使用し、最小限の電力を消費します。

この新しい設計の核となるのは、3つの異なる数値混合手法を組み合わせたハイブリッド・アプローチです。主要なエンジンは、Xoshiro128**と呼ばれるよく知られたアルゴリズムであり、シーケンスの主要なソースとして機能します。このエンジンは効率的であり、繰り返されるまでのサイクルが非常に長いのですが、熟練した攻撃者によって利用される可能性のある予測可能な数学的構造を持っています。これを修正するために、研究者は2つの追加の混合レイヤーを加えました。第1のレイヤーは、異なる種類のパターンを生み出すような方法で値をシフトさせる単純な加算プロセスを使用しています。第2のレイヤーは、「テント」マップを使用しており、これは、パン職人が生地を折り畳む方法に似て、数値を引き伸ばして折り畳む手法ですが、この場合は物理的な操作ではなく、単純な整数演算を通じて折り畳みが行われます。これらのレイヤーは、メインエンジンの予測可能なパターンを打破するように設計されており、最終的な出力をリバースエンジニアリングすることをより困難にします。

研究者たちは、高レベル合成ツールを使用してこのシステムを構築しました。これは、ソフトウェアによる論理の記述を、チップの物理的なレイアウトへと自動的に翻訳するものです。彼らは、Xilinx Zynq-7000として知られる特定のタイプのチップ上でこの設計をテストしました。実装は、組み込みアプリケーションにおいて重要となるあらゆる指標において成功しました。最終的な設計は、チップ上のわずか934個の小さなロジックブロックを占有し、1,071個のレジスタを使用しており、非常にコンパクトなフットプリントを実現しました。決定的なことに、この設計は、専用のデジタル信号処理（DSP）スライスをゼロ、専用メモリブロックをゼロ使用しており、高速度の乱数生成が、これらの重いリソースなしでも可能であることを証明しました。システムは181.82メガヘルツの周波数で動作し、前述の高スループットを実現しました。電力に関しては、チップは動作中に29ミリワットのダイナミック電力を消費しており、これは下限推定値であり、設計が極めてエネルギー効率が高いことを示唆しています。

生成された数値が本格的な使用に十分なほど真にランダムであることを確認するために、チームは出力を厳格な一連の統計テストにかけました。これらのテストには、政府機関や独立した研究者によって使用される標準的なスイートが含まれており、シーケンスにおけるパターン、バイアス、および相関関係をチェックします。ジェネレーターは、シーケンスの微妙な欠陥を探す最も過酷なテストを含む、すべてのテストに合格しました。また、研究者は、システムの初期条件の変化に対する感度についても分析しました。初期設定のわずか1ビットを変更するだけで、出力が完全に分岐することを発見しました。これは、初期条件への敏感さとして知られる特性です。これにより、わずかに異なるシードから始まる2つのデバイスが、全く異なるシーケンスを生成することが保証されます。これはセキュリティにとって極めて重要です。

この研究には、システムの各部分が何に貢献したかの詳細な内訳も含まれています。研究者たちは、メインのXoshiro128**エンジンが、単独でもテストに合格するほど統計的に十分に強力であることを発見しました。追加されたレイヤーは、数値の統計的な質を向上させたわけではありませんが、別の重要な役割を果たしました。それは、メインエンジンを予測可能にしていた線形な数学的構造を取り除いたことです。これらのレイヤーを追加することで、研究者は、出力を見るだけでジェネレーターの内部状態を特定することを大幅に難しくしました。メインエンジン単体では比較的迅速にリバースエンジニアリングが可能ですが、完全なハイブリッドシステムは、解明するためにはるかに複雑で時間がかかる努力を必要とし、速度や効率を犠牲にすることなく、特定の種類の攻撃に対してジェネレーターを効果的に保護します。

この成果は、リソースが制限された環境において、重いハードウェアコンポーネントに頼ることなく、高性能な乱数ジェネレーターを構築することが可能であることを示唆しています。この設計は、速度、リソース使用量、およびセキュリティのバランスをとった、実用的なトレードオフを提供します。研究者は、折り畳みレイヤーで使用されている数学的なステップは代数的に複雑ではないと述べていますが、他のレイヤーとの組み合わせにより、堅牢なシステムを作り上げています。これらの知見は、スペースと電力が極めて貴重な組み込みシステムにおいて、このアプローチが適していることを示しており、幅広いデバイスに統合可能な信頼できる乱数源を提供します。研究者たちは、結果が再現可能であり、設計が将来のニーズに合わせて適応できるように、コードとデータを検証および構築のために公開しています。