기술 요약: FusionCell

문제 정의

표준 셀은 디지털 VLSI 회로의 기본 구성 요소로, 셀의 지연 및 전력 특성이 전체 칩 성능을 결정적으로 좌우합니다. 기존 특성 분석은 배치 기하학으로부터 저항/커패시턴스 (R/C) 추출을 수행한 후 포괄적인 회로 시뮬레이션을 거치는 느리고 다단계 파이프라인에 의존합니다. 이 과정은 전체 라이브러리를 처리하는 데 며칠이 소요될 수 있어, 광범위한 설계 공간을 빠르게 반복해야 하는 설계 기술 공동 최적화 (DTCO) 파이프라인에 병목 현상을 초래합니다.

머신러닝 (ML) 접근 방식이 이 과정을 가속화하기 위해 제안되었으나, 기존 방법들은 다음과 같은 중대한 한계를 겪고 있습니다:

• 넷리스트 전용 모델: 그래프 신경망 (GNN) 과 그래프 트랜스포머는 위상적 연결성을 포착하지만 배치 기하학을 무시하여 배치 의존적 R/C 효과를 반영하지 못합니다.
• 배치 전용 모델: 비전 기반 회귀 모델은 공간적 세부 사항을 포착하지만 넷리스트 맥락이 부족하여 전기적으로 활성인 신호와 더미 필 (dummy fills) 을 구분하거나 연결성 제약을 준수하지 못합니다.
• 단순 융합: 이전의 이러한 모달리티 결합 시도들은 종종 후기 융합 (late fusion) 이나 대칭적 연결 (symmetrical concatenation) 에 의존하여, 특정 전기 노드와 그 물리적 기하학적 구현 사이의 정밀한 대응 관계를 확립하지 못했습니다.

핵심 과제는 배치 기하학과 넷리스트 위상을 공동으로 표현하여, 모델이 정확한 성능 예측을 위해 구조적 연결성과 함께 정밀한 공간적 세부 사항 (기생 성분) 을 포착할 수 있도록 하는 것입니다.

방법론: FusionCell

FusionCell 은 라우팅된 배치 기하학과 넷리스트 위상을 필수적이고 명시적으로 융합된 입력으로 취급하도록 설계된 이중 모달리티 예측기입니다. 이 아키텍처는 넷리스트가 "골격" (성능 범위) 을 정의하고 배치가 "살" (R/C 변동) 을 제공한다는 물리적 직관에 기반하며, 기하학을 해석하기 위한 위상 유도 메커니즘이 필요합니다.

1. 배치 표현 (DeiT 인코더)

라우팅된 배치는 다중 레이어 이미지 텐서로 취급됩니다.

• 입력: 주요 라우팅 레이어 (M0, M1, M2) 를 나타내는 3 채널 텐서입니다. 픽셀은 이진 점유 상태가 아닌 정규화된 넷 ID 로 채워져 레이어 간 의미론적 연결성을 보존합니다.
• 전처리: 수직 연결성 (비아) 은 인접한 2 차원 금속 평면으로의 레이어 간 투영을 통해 보존됩니다. 배치는 패딩 아티팩트를 최소화하기 위해 더 긴 차원을 따라 정렬됩니다.
• 인코딩: 데이터 효율적 이미지 트랜스포머 (DeiT) 백본이 텐서를 처리하여 패치로 분할하고 공간적 배치 토큰 ($Z_L$) 시퀀스를 생성합니다. 이러한 전역 자기 주의 메커니즘은 IR 드롭 및 누적 결합 커패시턴스와 같은 장거리 분산 효과를 모델링할 수 있는 능력 때문에 선택되었습니다.

2. 넷리스트 표현 (그래프 트랜스포머)

넷리스트는 지역적 연결성과 전역적 상관관계를 모두 포착하기 위해 이질적 그래프로 모델링됩니다.

• 그래프 구성: 이 그래프에는 두 가지 노드 유형이 포함됩니다: 소자 노드 (구동 강도 등의 속성을 가진 트랜지스터) 와 넷 노드 (전기적 연결).
• 엣지: 두 가지 엣지 유형이 정의됩니다:
  • 연결성 엣지: 소자와 넷 간의 물리적 배선.
  • 상관성 엣지: 신호 흐름 및 잠재적 간섭을 포착하기 위해 구조적으로 관련된 넷들 간의 링크.
• 인코딩: 그래프 트랜스포머 인코더가 이 이질적 그래프를 처리합니다. 이는 연결된 노드 간에만 메시지 전달을 강제하는 주의 메커니즘에 구조적 편향을 적용하여, 모델이 전역적 의존성을 포착하면서도 기본 회로 위상을 준수하도록 보장합니다. 이는 그래프 토큰 ($Z_G$) 을 생성합니다.

3. 위상 유도 다중 모달 융합

핵심 혁신은 넷리스트가 배치를 쿼리하는 구조적 "지도"로 작용하는 비대칭 교차 주의 메커니즘입니다.

• 메커니즘: 그래프 토큰 ($Z_G$) 은 쿼리로, 배치 토큰 ($Z_L$) 은 키와 값으로 작용합니다.
• 기능: 각 전기 노드 (예: 출력 넷) 에 대해 주의 메커니즘은 관련 기하학적 세부 사항 (금속 트랙, 비아) 을 검색하기 위해 배치를 능동적으로 스캔합니다.
• 귀납적 편향: 이 설계는 배치 특징이 특정 전기 구성 요소에 영향을 미치는 경우에만 고려되도록 강제하여, 모델이 배경 질감이나 관련 없는 실리콘 영역에 과적합되는 것을 방지합니다.
• 출력: 융합된 토큰은 마스크 인식 풀링을 통해 집계된 후 다층 퍼셉트론 (MLP) 회귀 헤드로 전달되어 상승/하강 지연, 상승/하강 전이, 상승/하강 전력 등 6 가지 지표를 예측합니다.

주요 기여

1. FusionCell 프레임워크: 위상 유도 교차 주의 메커니즘을 통해 라우팅된 배치 기하학과 넷리스트 위상을 통합하는 이중 모달리티 예측기로, 정확하고 순위 안정성이 높은 성능 예측을 달성합니다.
2. 기하학 보존 인코딩: DeiT 를 사용하는 라우팅된 배치를 위한 표현 전략으로, 여러 라우팅 레이어에 걸쳐 R/C 결정적 금속 및 비아 정보를 유지하여 정밀한 공간적 추론을 가능하게 합니다.
3. 위상 인식 넷리스트 모델링: 소자 - 넷 연결성과 넷 - 넷 상관관계를 명시적으로 포착하는 그래프 트랜스포머를 사용한 이질적 그래프 표현으로, 전기적으로 의미 있는 구조적 표현을 제공합니다.
4. 7nm 데이터셋: 자동 도구를 통해 생성된 149 가지 유형의 19,500 개 이상의 셀을 포함하는 대규모 데이터셋으로, 6 가지 주요 지연 및 전력 지표를 대상으로 합니다.

실험 결과

실험은 7nm ASAP7 벤치마크에서 수행되었으며, FusionCell 을 비전 전용, 후기 융합, 대칭적 융합 및 최첨단 (ProtoCellLayout) 베이스라인과 비교했습니다.

• 회귀 정확도: FusionCell 은 평균 절대 백분율 오차 (MAPE) 0.92% 및 $R^2$ 0.977을 달성했습니다. 이는 최상의 베이스라인 (대칭적 융합, 2.19% MAPE) 과 최첨단인 ProtoCellLayout(4.16% MAPE) 보다 현저히 우수한 성능입니다.
• 순위 일관성: 셀 변형 순위 (합성에 중요) 의 경우, FusionCell 은 스피어만 $\rho$ 0.86 및 켄달 $\tau$ 0.76을 달성하여, 변형을 올바르게 순위 매기지 못하는 경우가 많은 베이스라인에 비해 정밀한 구조적 차이를 구분하는 능력이 우수함을 입증했습니다.
• 효율성: FusionCell 은 단일 GPU 에서 전체 19.5k 셀 데이터셋에 대한 추론을 약 67 초 내에 완료했습니다. 이는 동일한 골드 라벨을 생성하는 데 5 일 이상이 소요된 기존 시뮬레이션 대비 $10^4\times$ 속도 향상을 의미합니다.
• 절대 연구: 위상 유도 융합을 제거하고 (대칭적 융합으로 대체) 또는 그래프에서 상관성 엣지를 제거한 경우 성능이 현저히 저하되어, 지향성 쿼리 메커니즘의 필요성과 넷 - 넷 상관관계의 포함이 필수적임을 검증했습니다.

중요성 및 영향

이 논문은 FusionCell 이 설계 데이터의 물리적 계층 구조와 모델 아키텍처를 정렬함으로써 다중 모달 전자 설계 자동화 (EDA) 를 위한 일반화 가능한 패러다임을 확립한다고 주장합니다. 넷리스트를 배치 기하학에 대한 능동적 쿼리 메커니즘으로 취급함으로써, 이 모델은 물리적 R/C 추출 과정을 모방하여 예측이 시각적 질감이 아닌 전기적 연결성에 기반하도록 보장합니다.

주요 중요성은 급속한 설계 공간 탐색을 가능하게 하는 데 있습니다. FusionCell 은 수일의 고부하 계산을 밀리초 단위의 추론으로 대체함으로써, 설계자가 비용이 많이 드는 시그널 오프 시뮬레이션을 실행하기 전에 후보를 선별하고 파레토 최적 셀을 식별할 수 있게 합니다. 이러한 가속화는 DTCO 파이프라인에 필수적이며, 칩 설계 과정의 에너지 소비와 탄소 발자국을 줄이는 데 기여합니다. 이 연구는 고품질 성능 예측을 접근 가능하고 빠르게 만들어 고급 EDA 도구의 민주화를 향한 한 걸음으로 자리매김합니다.