技術概要：FusionCell

問題定義

標準セルはデジタル VLSI 回路の基本的な構成要素であり、その遅延および電力特性はチップ全体の性能を決定的に左右する。従来の特性評価は、配置配線幾何形状からの抵抗/容量（R/C）抽出に続き、網羅的な回路シミュレーションを行う、遅く多段階のパイプラインに依存している。このプロセスはライブラリ全体で数日を要することがあり、広大な設計空間における迅速な反復を必要とする設計技術共最適化（DTCO）パイプラインにとってボトルネックとなっている。

機械学習（ML）アプローチがこのプロセスを加速するために提案されてきたが、既存の手法には重大な限界がある：

• ネットリストのみのモデル: グラフニューラルネットワーク（GNN）やグラフトランスフォーマーはトポロジカルな接続性を捉えるが、配置幾何形状を無視しており、配置依存性の R/C 効果を考慮できない。
• 配置のみのモデル: 視覚ベースの回帰モデルは空間的詳細を捉えるが、ネットリストの文脈を欠いており、電気的に活性な信号とダミーフィルを区別できず、接続制約を尊重できない。
• 単純な融合: これらのモダリティを組み合わせる以前の試みは、しばしば遅延融合や対称的な連結に依存しており、特定の電気的ノードとその物理的幾何形状の実現との間の微細な対応関係を確立できない。

核心的な課題は、配置幾何形状とネットリストトポロジを共同で表現し、モデルが正確な性能予測のために、構造接続性に加えて微細な空間的詳細（寄生パラメータ）を捉えられるようにすることである。

手法：FusionCell

FusionCell は、配線済み配置幾何形状とネットリストトポロジを必須の明示的に融合された入力として扱うように設計された双モダリティ予測器である。このアーキテクチャは、ネットリストが「骨格」（性能範囲）を定義し、配置が「肉」（R/C 変動）を提供するという物理的直感に基づいており、幾何形状を解釈するためのトポロジガイド型のメカニズムを必要とする。

1. 配置表現（DeiT エンコーダ）

配線済み配置は、多層画像テンソルとして扱われる。

• 入力: 主要配線層（M0、M1、M2）を表す 3 チャンネルのテンソル。ピクセルは、層間でのセマンティックな接続性を維持するために、バイナリ占有ではなく正規化されたネット ID で埋められる。
• 前処理: 垂直接続（ビア）は、隣接する 2 次元金属平面への層間投影によって保持される。配置は、パディングのアーティファクトを最小化するために、より長い次元に沿って整列される。
• エンコーディング: データ効率型画像トランスフォーマー（DeiT）のバックボーンがテンソルを処理し、パッチに分割して空間的配置トークンの系列（$Z_L$）を生成する。このグローバル自己注意メカニズムは、IR ドロップや累積結合容量のような長距離分散効果をモデル化する能力が選定理由である。

2. ネットリスト表現（グラフトランスフォーマー）

ネットリストは、局所的接続性とグローバル相関の両方を捉えるために、異種グラフとしてモデル化される。

• グラフ構築: グラフは 2 種類のノードを含む：デバイスノード（駆動能力などの属性を持つトランジスタ）とネットノード（電気的接続）。
• エッジ: 2 種類のエッジが定義される：
  • 接続エッジ: デバイスとネット間の物理的配線。
  • 相関エッジ: 構造的に関連するネット間のリンクで、信号フローと潜在的な干渉を捉える。
• エンコーディング: グラフトランスフォーマーエンコーダがこの異種グラフを処理する。注意メカニズムに構造的バイアスを採用して、接続されたノード間でのみメッセージパッシングを強制し、モデルが回路トポロジの基礎を尊重しつつグローバルな依存関係を捉えることを保証する。これにより、グラフトークン（$Z_G$）が生成される。

3. トポロジガイド型マルチモーダル融合

核心的な革新は、ネットリストが配置をクエリするための構造的「マップ」として機能する非対称なクロスアテンションメカニズムである。

• メカニズム: グラフトークン（$Z_G$）がクエリとして機能し、配置トークン（$Z_L$）がキーおよびバリューとして機能する。
• 機能: 各電気的ノード（例えば出力ネット）に対して、アテンションメカニズムは関連する幾何学的詳細（金属トラック、ビア）を取得するために配置を積極的にスキャンする。
• 帰納的バイアス: この設計は、配置特徴が特定の電気的コンポーネントに影響を与える範囲でのみ考慮されることを強制し、モデルが背景テクスチャや無関係なシリコン領域に過剰適合するのを防ぐ。
• 出力: 融合されたトークンは、マスク感知プーリングを介して集約され、6 つの指標（立ち上がり/立ち下がり遅延、立ち上がり/立ち下がり遷移、立ち上がり/立ち下がり電力）を予測するためにマルチレイヤパーセプトロン（MLP）回帰ヘッドに渡される。

主要な貢献

1. FusionCell フレームワーク: トポロジガイド型クロスアテンションメカニズムを介して配線済み配置幾何形状とネットリストトポロジを統合する双モダリティ予測器であり、正確かつランキング安定した性能予測を実現する。
2. 幾何形状保持エンコーディング: 複数の配線層にわたって R/C 重要な金属およびビア情報を保持する DeiT を用いた配線済み配置の表現戦略により、微細な空間推論を可能にする。
3. トポロジ認識ネットリストモデリング: デバイス - ネット接続性とネット - ネット相関の両方を明示的に捉える異種グラフ表現を用いたグラフトランスフォーマーにより、電気的に意味のある構造的表現を提供する。
4. 7nm データセット: 149 種類の 19,500 個以上のセルを含む、ASAP7 PDK に基づく大規模データセットの生成。自動ツールによって生成され、6 つの主要な遅延および電力指標を対象とする。

実験結果

実験は 7nm ASAP7 ベンチマークで行われ、FusionCell を視覚のみのモデル、遅延融合、対称的融合、および最先端（ProtoCellLayout）のベースラインと比較した。

• 回帰精度: FusionCell は、平均絶対パーセント誤差（MAPE）で0.92%、$R^2$で0.977を達成した。これは、最良のベースライン（対称的融合、MAPE 2.19%）および最先端の ProtoCellLayout（MAPE 4.16%）を大幅に上回った。
• ランキング一貫性: セルバリアントのランキング（合成において重要）において、FusionCell はスピアマンの$\rho$で0.86、ケンドールの$\tau$で0.76を達成し、バリアントの正しいランキングに失敗することが多いベースラインと比較して、微細な構造的差異を区別する優れた能力を示した。
• 効率性: FusionCell は、単一の GPU 上で 19.5k セルデータセット全体の推論を約67 秒で完了した。これは、同じゴールドラベルの生成に 5 日以上を要した従来のシミュレーションと比較して、$10^4$倍の高速化を表す。
• アブレーション研究: トポロジガイド型融合の除去（対称的融合への置換）またはグラフからの相関エッジの除去は、著しい性能低下をもたらした。これは、 directed クエリメカニズムの必要性とネット - ネット相関の包含を裏付けた。

意義と影響

本論文は、FusionCell が設計データの物理的階層とモデルアーキテクチャを整合させることで、マルチモーダル電子設計自動化（EDA）のための一般化可能なパラダイムを確立すると主張している。ネットリストを配置幾何形状に対する能動的クエリメカニズムとして扱うことで、このモデルは物理的 R/C 抽出プロセスを模倣し、予測が視覚的テクスチャではなく電気的接続性に基づいていることを保証する。

主な意義は、設計空間探索の迅速化にある。重計算を数日要するものからミリ秒レベルの推論に置き換えることで、FusionCell は設計者が高価なサインオフシミュレーションを実行する前に候補をスクリーニングし、パレート最適セルを特定することを可能にする。この加速は DTCO パイプラインにとって不可欠であり、チップ設計プロセスのエネルギー消費と炭素フットプリントの削減に寄与する。この研究は、高忠実度の性能予測をアクセス可能かつ高速にすることで、高度な EDA ツールの民主化への一歩として位置づけられている。