Resumo Técnico: FusionCell

Declaração do Problema

As células padrão servem como os blocos fundamentais de construção de circuitos VLSI digitais, onde suas características de atraso e potência determinam criticamente o desempenho geral do chip. A caracterização tradicional depende de um pipeline lento e multi-etapa envolvendo extração de Resistência/Capacitância (R/C) a partir da geometria do layout, seguida por simulação exaustiva de circuitos. Este processo pode levar dias para uma biblioteca completa, criando um gargalo para os pipelines de Co-otimização de Tecnologia e Design (DTCO) que exigem iteração rápida sobre vastos espaços de design.

Embora abordagens de Aprendizado de Máquina (ML) tenham sido propostas para acelerar este processo, os métodos existentes sofrem de limitações significativas:

• Modelos apenas de netlist: Redes Neurais em Grafos (GNNs) e Transformadores em Grafos capturam conectividade topológica, mas ignoram a geometria do layout, falhando em contabilizar efeitos R/C dependentes do layout.
• Modelos apenas de layout: Regressores baseados em visão capturam detalhes espaciais, mas carecem de contexto de netlist, sendo incapazes de distinguir entre sinais eletricamente ativos e preenchimentos fictícios (dummy fills) ou de respeitar restrições de conectividade.
• Fusão Ingênua: Tentativas anteriores de combinar essas modalidades frequentemente dependem de fusão tardia ou concatenação simétrica, o que falha em estabelecer correspondência de alta granularidade entre nós elétricos específicos e suas realizações geométricas físicas.

O desafio central é representar conjuntamente a geometria do layout e a topologia da netlist de modo que os modelos possam capturar detalhes espaciais de alta granularidade (parasitas) juntamente com a conectividade estrutural para previsão precisa de desempenho.

Metodologia: FusionCell

O FusionCell é um preditor de dupla modalidade projetado para tratar a geometria do layout roteado e a topologia da netlist como entradas obrigatórias e explicitamente fundidas. A arquitetura é construída sobre a intuição física de que a netlist define o "esqueleto" (envelope de desempenho) enquanto o layout fornece a "carne" (variações R/C), exigindo um mecanismo guiado por topologia para interpretar a geometria.

1. Representação do Layout (Codificador DeiT)

O layout roteado é tratado como um tensor de imagem de múltiplas camadas.

• Entrada: Um tensor de três canais representando as camadas principais de roteamento (M0, M1, M2). Os pixels são preenchidos com IDs de Rede normalizados em vez de ocupação binária para preservar a conectividade semântica entre camadas.
• Pré-processamento: A conectividade vertical (vias) é preservada via projeção inter-camada sobre planos de metal 2D adjacentes. Os layouts são alinhados ao longo de sua dimensão mais longa para minimizar artefatos de preenchimento (padding).
• Codificação: Um backbone Transformer de Imagem Eficiente em Dados (DeiT) processa o tensor, dividindo-o em patches e gerando uma sequência de tokens de layout espacial ($Z_L$). Este mecanismo de auto-atenção global é escolhido por sua capacidade de modelar efeitos distribuídos de longo alcance, como queda de IR e capacitância de acoplamento cumulativa.

2. Representação da Netlist (Transformador em Grafos)

A netlist é modelada como um grafo heterogêneo para capturar tanto conectividade local quanto correlações globais.

• Construção do Grafo: O grafo contém dois tipos de nós: Nós de Dispositivo (transistores com atributos como força de acionamento) e Nós de Rede (conexões elétricas).
• Arestas: Dois tipos de arestas são definidos:
  • Arestas de Conectividade: Fiação física entre dispositivos e redes.
  • Arestas de Correlação: Ligações entre redes estruturalmente relacionadas para capturar fluxo de sinal e interferência potencial.
• Codificação: Um codificador Transformador em Grafos processa este grafo heterogêneo. Ele emprega um viés estrutural no mecanismo de atenção para impor a passagem de mensagens apenas entre nós conectados, garantindo que o modelo respeite a topologia subjacente do circuito enquanto captura dependências globais. Isso produz tokens de grafo ($Z_G$).

3. Fusão Multimodal Guiada por Topologia

A inovação central é um mecanismo de atenção cruzada assimétrico onde a netlist atua como um "mapa" estrutural para consultar o layout.

• Mecanismo: Os tokens de grafo ($Z_G$) servem como Consultas (Queries), enquanto os tokens de layout ($Z_L$) servem como Chaves (Keys) e Valores (Values).
• Função: Para cada nó elétrico (por exemplo, uma rede de saída), o mecanismo de atenção escaneia ativamente o layout para recuperar detalhes geométricos relevantes (trilhas de metal, vias).
• Viés Indutivo: Este design impõe que os recursos do layout sejam considerados apenas na medida em que afetam componentes elétricos específicos, impedindo que o modelo se ajuste excessivamente (overfitting) a texturas de fundo ou áreas de silício irrelevantes.
• Saída: Os tokens fundidos são agregados via pooling consciente de máscara e passados para uma cabeça de regressão Multicamada Perceptron (MLP) para prever seis métricas: Atraso de Subida/Descida, Transição de Subida/Descida e Potência de Subida/Descida.

Contribuições Principais

1. Framework FusionCell: Um preditor de dupla modalidade que integra geometria de layout roteado e topologia de netlist via um mecanismo de atenção cruzada guiado por topologia, alcançando previsão de desempenho precisa e estável em termos de classificação.
2. Codificação Preservadora de Geometria: Uma estratégia de representação para layouts roteados usando DeiT que retém informações críticas de metal e via para R/C através de múltiplas camadas de roteamento, permitindo raciocínio espacial de alta granularidade.
3. Modelagem de Netlist Consciente de Topologia: Uma representação de grafo heterogêneo usando Transformadores em Grafos que captura explicitamente tanto a conectividade dispositivo-rede quanto correlações rede-rede, fornecendo uma representação estrutural eletricamente significativa.
4. Conjunto de Dados 7nm: A geração de um conjunto de dados em grande escala baseado no PDK ASAP7 contendo mais de 19.500 células em 149 tipos, gerado via ferramentas automáticas, visando seis métricas chave de atraso e potência.

Resultados Experimentais

Os experimentos foram conduzidos no benchmark 7nm ASAP7, comparando o FusionCell contra baselines de apenas visão, fusão tardia, fusão simétrica e estado da arte (ProtoCellLayout).

• Precisão de Regressão: O FusionCell alcançou um Erro Percentual Absoluto Médio (MAPE) médio de 0,92% e um $R^2$ de 0,977. Isso superou significativamente a melhor baseline (Fusão Simétrica, 2,19% MAPE) e o estado da arte ProtoCellLayout (4,16% MAPE).
• Consistência de Classificação: Para classificação de variantes de célula (crítica para síntese), o FusionCell alcançou um $\rho$ de Spearman de 0,86 e um $\tau$ de Kendall de 0,76, demonstrando capacidade superior de distinguir diferenças estruturais de alta granularidade em comparação com baselines que frequentemente falhavam em classificar variantes corretamente.
• Eficiência: O FusionCell completou a inferência para todo o conjunto de dados de 19,5 mil células em aproximadamente 67 segundos em uma única GPU. Isso representa um aceleração de $10^4\times$ em comparação com a simulação tradicional, que exigia mais de 5 dias para gerar os mesmos rótulos de referência (golden labels).
• Estudos de Ablação: Remover a fusão guiada por topologia (substituindo-a por fusão simétrica) ou remover arestas de correlação do grafo resultou em degradação significativa de desempenho, validando a necessidade do mecanismo de consulta direcionada e da inclusão de correlações rede-rede.

Significado e Impacto

O artigo afirma que o FusionCell estabelece um paradigma generalizável para Automação de Design Eletrônico (EDA) multimodal, alinhando a arquitetura do modelo com a hierarquia física dos dados de design. Ao tratar a netlist como um mecanismo de consulta ativo para a geometria do layout, o modelo imita o processo físico de extração R/C, garantindo que as previsões sejam fundamentadas na conectividade elétrica e não em textura visual.

O significado principal reside na habilitação de exploração rápida do espaço de design. Ao substituir dias de computação pesada por inferência em nível de milissegundos, o FusionCell permite que os designers triagem candidatos e identifiquem células Pareto-ótimas antes de executar simulações caras de assinatura (sign-off). Esta aceleração é crucial para pipelines DTCO e contribui para reduzir o consumo de energia e a pegada de carbono do processo de design de chip. O trabalho se posiciona como um passo em direção à democratização de ferramentas EDA avançadas, tornando a previsão de desempenho de alta fidelidade acessível e rápida.