Design and Analysis of a Low-Power, High-Gain Current-Balanced Constant Transconductance Rail-to-Rail CMOS Operational Amplifier

Technische Samenvatting: Ontwerp en Analyse van een Laagvermogen, Hoogversterkende Stroomgebalanceerde Constante Transconductantie Rail-to-Rail CMOS Operationele Versterker

Probleemstelling
De snelle expansie van draagbare elektronica en batterijgestuurde systemen heeft gezorgend voor een kritische vraag naar laagspannings-, laagvermogen analoge circuits. Hoewel Rail-to-Rail Operationele Transconductantie Versterkers (OTA's) essentieel zijn voor het maximaliseren van het ingangscommon-mode bereik in sensorinterfaces, biomedische instrumentatie en dataconverters, kampen conventionele architecturen met een aanzienlijk stabiliteitsprobleem. In standaard complementaire CMOS OTA's veroorzaakt de overgang tussen de PMOS- en NMOS-differentiaal-ingangsparen substantiële variaties in de totale transconductantie ($g_m$). Zoals geïllustreerd in de analyse van conventionele ontwerpen, leidt deze fluctuatie tot een gedegradeerde spanningsversterking, inconsistente bandbreedte, verminderde lineariteit en potentiële instabiliteit in de frequentierespons van het circuit. Bestaande oplossingen, zoals die van Bruun, Hogervorst en Rincon-Mora, hebben geprobeerd deze problemen aan te pakken via actieve annulering of constant-$g_m$ ingangstrappen, maar het bereiken van een werkelijk constante transconductantie over het gehele ingangsbereik terwijl een hoge versterking en laag vermogensverbruik behouden blijven, blijft een complexe technische uitdaging.

Methodologie en Architectuur
Om deze beperkingen aan te pakken, stellen de auteurs een nieuwe stroomgebalanceerde Rail-to-Rail CMOS Operationele Versterker voor, geïmplementeerd in 180 nm CMOS-technologie met een voedingsspanning van 1,6 V. Het ontwerp integreert vijf primaire functionele blokken:

1. Bias Generatie: Maakt gebruik van diode-aangesloten transistoren (M0, M8, M16) werkend in sterke inversie om stabiele referentiestromen te genereren.
2. Complementaire Differentiaal Ingangstrap: Gebruikt zowel PMOS (M2, M3) als NMOS (M11, M12) differentiaalparen om rail-to-rail ingangscapaciteit te garanderen.
3. Stroombalancerend Netwerk: Een kerninnovatie van dit werk; dit netwerk (bestaande uit transistoren M1, M7, M22, M6, M15, M9, M10, M18 en M19) past dynamisch de staartstromen van de ingangsparen aan. Door de stroomsturing tussen de PMOS- en NMOS-paren te controleren, zorgt het netwerk ervoor dat de totale transconductantie stabiel blijft, zelfs tijdens de transitiezone waar beide paren geleiden.
4. Folded-Cascode Versterkingstrap: Deze trap (gebruikmakend van PMOS M21–M25 en NMOS M26–M29) is ontworpen om een hoge open-loop versterking en een grote uitgangsweerstand te bereiken, wat essentieel is voor laagspanningswerking.
5. Class-AB Uitgangstrap: Geïmplementeerd met transistoren M52 en M55, biedt deze trap een verbeterde aandrijfcapaciteit, hogere stroomefficiëntie en verbeterde slew rates vergeleken met conventionele Class-A trappen, terwijl vervorming wordt geminimaliseerd.

De ontwerpmethodologie richt zich specifiek op het minimaliseren van de $g_m$-variatie door een soepele crossover tussen de differentiaalparen te garanderen, waardoor de "verdubbeling" van de transconductantie die vaak in conventionele transitiegebieden voorkomt, wordt voorkomen.

Belangrijkste Bijdragen
De primaire bijdrage van dit werk is de succesvolle implementatie van een stroombalancerende techniek die de transconductantie stabiliseert over het volledige rail-to-rail ingangscommon-mode bereik. In tegen tegenstelling tot eerdere architecturen die kunnen lijden onder fluctuaties in winst en bandbreedte, handhaaft dit ontwerp een bijna constante $g_m$ van ongeveer 118,4 µS. Daarnaast draagt het artikel bij met een hoogversterkende, laagvermogen architectuur die geschikt is voor mixed-signal toepassingen, waarbij wordt aangetoond dat aanzienlijke vermogensreductie kan worden bereikt zonder de stabiliteit of lineariteit van de versterker in gevaar te brengen.

Simulatie-resultaten
De voorgestelde versterker werd geëvalueerd via uitgebreide DC, AC, transient en vermogensanalyses. De simulatieresultaten onder een 1,6 V voedingsspanning duiden op:

• Transconductantie Stabiliteit: De variatie in totale transconductantie is geminimaliseerd tot ±1,77% over het gehele rail-to-rail ingangsbereik, berekend van een maximum van 120,5 µS en een minimum van 116,3 µS.
• Versterking en Bandbreedte: De versterker bereikt een DC open-loop versterking van 106,8 dB met een unity-gain frequentie van 10,857 MHz en een fasemarge van 66,9°, wat zorgt voor een stabiele closed-loop operatie.
• Vermogensefficiëntie: Het gemiddelde vermogensverbruik is 116,74 µW, waarbij het dynamische vermogen slechts licht varieert tussen 116,4 µW en 117 µW onder hoogfrequente full-swing condities.
• Andere Metrieken: Het ontwerp vertoont een slew rate van 8,45 V/µs, een Common-Mode Rejection Ratio (CMRR) van 76,45 dB en een Power Supply Rejection Ratio (PSRR) van 74,12 dB.

Significantie en Claims
Het artikel beweert dat de voorgestelde architectuur effectief een hoge versterking, laag vermogensverbruik en stabiele transconductantie balanceert. De auteurs benadrukken een aanzienlijke vermogensreductie van ongeveer 93,5% vergeleken met bepaalde bestaande werken (waarbij specifiek wordt verwezen naar een vergelijking met een 2,13 mW ontwerp), terwijl een DC-versterkingsverbetering van ongeveer 0,2% wordt behaald ten opzichte van een vergelijkbare hoogversterkende referentie. De stabiliteit van de transconductantie wordt gepresenteerd als de cruciale factor voor betrouwbare analoge signaalverwerking in precisietoepassingen.

De auteurs concluderen dat dit ontwerp zeer geschikt is voor laagvermogen mixed-signal en biomedische toepassingen. Zij merken bescheiden op dat hoewel de simulatieresultaten veelbelovend zijn, toekomstig werk zich zal richten op post-layout simulaties, Monte Carlo-analyses en Process-Voltage-Temperature (PVT) verificatie om de robuustheid van het ontwerp tegen fabricage- en omgevingsvariaties volledig te valideren. Het werk wordt gepositioneerd als een stap naar meer betrouwbare analoge front-ends voor sensorinterfaces en dataconverters.