⚛️ quantum physics

A Security-Aware Nonlinearity Study of FPGA-Based Time-to-Digital Converters for Quantum Key Distribution Systems

本文提出了一种基于查找表辅助延迟整形和布局约束的 FPGA 时间数字转换器（TDC）原生非线性抑制方法，通过减少积分非线性显著降低了量子密钥分发系统中的量子比特误码率并提升了保密成码率，表明在时敏 QKD 实现中应直接关注并优化 TDC 的原始非线性特性。

原作者： Kun Qin, Carsten Trinitis

发布于 2026-04-02

📖 1 分钟阅读🧠 深度阅读

CC BY 4.0

原作者： Kun Qin, Carsten Trinitis

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

这篇论文讲述了一个关于**“如何制造更安全的量子密码锁”的故事。为了让你更容易理解，我们可以把整个量子密钥分发（QKD）系统想象成两个朋友（Alice 和 Bob）在通过一种极其精密的“光信号接力赛”**来传递秘密。

1. 核心角色：时间测量员（TDC）

在这个接力赛中，Alice 和 Bob 需要精确记录每一个光子（光的粒子）到达的时间。谁先到达、谁后到达，时间差必须非常精准，才能确认他们收到的是同一个光子。

负责记录时间的工具叫做TDC（时间 - 数字转换器）。在论文中，这个工具是建立在一种叫做 FPGA 的芯片上的。你可以把 FPGA 想象成一个**“乐高积木工厂”**，工程师用里面的微小逻辑单元（就像乐高积木）搭建出测量时间的“跑道”。

2. 遇到的问题：跑道不平（非线性）

理想情况下，这条“时间跑道”应该是像尺子一样均匀的：每一格代表的时间完全一样（比如都是 1 皮秒）。

但在现实中，由于制造工艺的微小瑕疵，FPGA 里的“跑道”并不平整：

有的格子特别宽（代表的时间很长）；
有的格子特别窄，甚至消失不见了（代表的时间极短或为零）。

这就好比你在跑步，有时候一步跨了 1 米，有时候只跨了 0.1 米，甚至有时候脚还没落地就突然跳到了下一格。这种**“跑道不均匀”的现象，论文里称为“非线性”**。

以前的做法：
大多数工程师发现跑道不平后，会说：“没关系，我们拿个尺子去量一下，然后在软件里做个**‘修正表’**（校准）。比如，如果第 5 格太宽了，我们就在软件里把它算短一点。”这就像给歪歪扭扭的尺子贴个标签说“这里其实是 1 厘米”。

这篇论文的观点：
作者认为，在量子密码这种对安全要求极高的场景下，仅仅靠软件修正是不够的。

比喻： 想象你在玩一个极其严格的捉迷藏游戏。如果跑道本身有巨大的坑洼（硬件缺陷），即使你贴了标签修正，那个坑洼依然可能导致你误判：把两个本来没关系的光子当成一对（误报），或者把真正的一对光子漏掉（漏报）。
后果： 这种误判会增加**“量子误码率”（QBER）**。在量子密码中，误码率太高，就意味着可能有黑客（Eve）在偷听，或者系统本身不安全，导致最终生成的“秘密钥匙”变短甚至作废。

3. 作者的解决方案：动手“整形”跑道

作者没有只依赖软件修正，而是决定从硬件层面直接修复跑道。他们提出了两种“整形”方法：

LUT 延迟注入（给跑道加“减速带”）：
- 比喻： 如果某一段跑道太短（甚至消失了），作者就在 FPGA 里巧妙地插入一些微小的“减速带”（利用查找表 LUT 和反相器）。这就像在太短的路段强行加一点缓冲，让时间“慢下来”，把那个消失的格子重新“撑开”，让它变得可测量。
- 目的： 把那些极端的宽窄不均，强行拉回到比较均匀的状态。
放置约束（把积木摆整齐）：
- 比喻： 在搭建 FPGA 时，自动工具可能会把积木（逻辑单元）随意摆放，导致跑道跨过了不同的区域，产生扭曲。作者手动规定：“所有积木必须严格排成一条直线，不能跨区，必须紧挨着放。”
- 目的： 消除因为摆放位置不同带来的“地形起伏”。

4. 实验结果：更安全的钥匙

作者在廉价的 FPGA 芯片上测试了两种不同的“跑道”设计。

优化前： 跑道坑坑洼洼，误判很多。
优化后： 跑道变得平整多了。

这对安全意味着什么？

误码率降低： 因为跑道平了，误判（把两个无关光子当成一对）的情况减少了。
秘密分数提升： 论文计算发现，虽然误码率看起来只降低了零点几个百分点（比如从 6.77% 降到 6.63%），但这就像在长跑中少摔了一跤，最终能拿到的**“有效秘密钥匙”长度**（Secret Fraction）反而增加了 3.7% 到 14.2%。

总结

这篇论文的核心思想是：
在量子密码系统中，硬件本身的“不完美”不仅仅是个误差问题，更是一个安全隐患。 就像你不能指望靠“心理暗示”去修好一条断裂的桥一样，对于量子通信，我们需要在造桥（硬件设计）阶段就把桥修得平平整整，而不是等桥修好了再贴个“小心台阶”的告示。

通过这种**“硬件整形”**的方法，他们让廉价的 FPGA 芯片也能胜任高精度的量子密码任务，让生成的秘密钥匙更长、更安全。

这是一份关于论文《面向量子密钥分发系统的基于 FPGA 的时间数字转换器（TDC）的安全感知非线性研究》的详细技术总结。

1. 研究背景与问题 (Problem)

背景：量子密钥分发（QKD）系统依赖于高精度的时间标记（Time-tagging）来识别符合光子对。基于现场可编程门阵列（FPGA）的时间数字转换器（TDC）因其成本低、灵活性和可扩展性，正逐渐取代昂贵的专用集成电路（ASIC）成为边缘节点的首选方案。
核心问题：
- 现有研究的局限：传统上，FPGA 基于 TDC 的非线性（Nonlinearity）通常被视为一个校准问题，主要通过统计平均和复杂的后处理（如查找表 LUT 校正）来改善。
- 安全隐患：在 QKD 系统中，未经校准的原始非线性（Raw Nonlinearity）会导致严重的物理效应，如超宽的时间仓（Ultra-wide bins）或零宽仓。这些物理缺陷会直接影响符合时间窗口（Coincidence Window）的选择。
- 后果：为了捕获有效事件，系统被迫扩大符合窗口，这会增加偶然符合率（Accidental Coincidence Rate），进而提高量子误码率（QBER），最终降低安全密钥率（Secret Fraction）。
- 研究缺口：目前缺乏针对 QKD 安全特性的、从硬件物理层面直接解决非线性问题的研究，大多数工作仅关注校准后的指标。

2. 方法论 (Methodology)

本文提出了一种结合保守系统级建模与硬件级缓解策略的方法：

A. 安全感知分析模型

作者建立了一个连接 TDC 非线性和 QKD 性能指标的保守分析模型：

随机抖动与确定性非线性分离：将 TDC 的误差分为随机时间不确定性（ $\sigma_{TDC}$ ）和确定性非线性（峰 - 峰值积分非线性 $W_{INL,pp}$ ）。
符合窗口扩展：假设在最坏情况下，原始非线性导致的最大偏差必须被符合逻辑容忍，因此有效符合窗口 $\Delta t_{eff} = \Delta t_0 + W_{INL,pp}$ 。
QBER 推导：基于高斯分布假设，推导了符合窗口扩大和随机抖动增加对符合捕获率及偶然符合率的影响，进而量化了 TDC 引入的额外 QBER 增量（ $\Delta QBER_{TDC}$ ）。

B. 硬件级缓解策略 (Fabric-Level Mitigation)

不同于依赖后处理，作者提出了在 FPGA 底层结构（Fabric）层面直接重塑延迟线的方法：

基于 LUT 的延迟注入 (LUT-Based Delay Injection)：
- 在采样触发器（DFF）之前插入由查找表（LUT）配置的反相器。
- 通过手动选择输出路径（"CO"或"C"），人为引入微小延迟，将“零宽仓”或“超宽仓”调整为可测量的正常宽度，从而改善局部微分非线性（DNL）。
布局约束优化 (Placement-Constrained Optimization)：
- 时钟区域约束：强制将整个延迟链放置在同一个时钟区域（Clock Region）内，避免跨时钟区域（CRC）引起的时钟偏斜。
- 物理对齐：将采样 DFF 严格限制在对应的延迟链旁，并手动约束 LUT 反相器放置在采样端口最近的切片（Slice）中。
- 这种方法旨在从物理结构上消除由布局布线工具自动放置引起的不规则性。

3. 关键贡献 (Key Contributions)

建立了保守的解析模型：首次将测量的随机时间不确定性和确定性 TDC 非线性直接关联到符合窗口的扩展和 QBER 的增加，量化了原始非线性对 QKD 安全性的具体影响。
提出了硬件级缓解方案：提出了一种基于 LUT 延迟注入和手动布局约束的混合策略，直接在 FPGA 延迟链的物理层面减少严重的仓宽不规则性，减少了对统计校准的依赖。
实验验证与量化评估：在低成本的 Zynq-7000 FPGA 上复现并优化了两个开源 TDC 设计（长链和短链），证明了该方法在不同架构下的有效性，并量化了其对 QKD 安全密钥率的提升。

4. 实验结果 (Results)

研究在 Zynq-7020 FPGA 上对两个 TDC 设计（TDC-1 长链，TDC-2 短链）进行了测试：

非线性指标改善：
- TDC-1 (长链)：积分非线性（INL）峰值范围减少了 21%，微分非线性（DNL）范围减少了 60%，单次测量精度（ $\sigma_{TDC}$ ）提升了 25%。
- TDC-2 (短链)：INL 减少了 14%，DNL 减少了 16%， $\sigma_{TDC}$ 提升了 16%。
QKD 性能提升：
- 通过模拟不同单光子计数率下的情况，优化后的设计显著降低了 TDC 引起的增量 QBER。
- TDC-1：在特定条件下，增量 QBER 从 1.71% 降至 1.32%（相对减少 22.8%）。
- TDC-2：增量 QBER 从 0.95% 降至 0.81%（相对减少 14.7%）。
安全密钥率（Secret Fraction）增益：
- 即使 QBER 的绝对降低值看似微小（例如 0.14%），但在 BB84 协议下，这转化为显著的密钥率提升。
- TDC-2 的优化使估计的安全密钥率相对提升了 3.7%，TDC-1 提升了 14.2%。

5. 意义与结论 (Significance)

安全视角的转变：该研究强调，在 QKD 系统中，FPGA-TDC 的原始非线性（未经校准的状态）不仅仅是性能指标，更是一个安全相关参数。它直接决定了系统能容忍的误码率下限。
硬件优先策略：证明了通过 FPGA 底层结构优化（LUT 延迟整形和布局约束）可以有效改善物理层面的延迟不均匀性，这比单纯依赖后处理校准更能从根本上提升系统的安全裕度。
实际应用价值：对于构建低成本、边缘部署的 QKD 系统（如量子物联网），该方法提供了一种无需昂贵 ASIC 即可实现高安全性时间标记的可行路径。
未来展望：虽然目前的分析基于模型，但结果强烈建议在未来的 QKD 实现中，必须显式地考虑并优化 FPGA-TDC 的原始非线性，并计划通过真实的自由空间 QKD 实验进一步验证。

总结：本文打破了将 TDC 非线性仅视为校准问题的传统观念，从安全角度重新审视了 FPGA 硬件的非线性缺陷，并提出了一套有效的硬件优化方案，显著提升了 QKD 系统的潜在安全密钥率。