⚡ electrical engineering

Time Domain Near Memory Computing Engine

تقدم هذه الورقة بنية حوسبة قريبة من الذاكرة في المجال الزمني تقوم بتحويل الأوزان والمدخلات الرقمية إلى إشارات في المجال الزمني لإجراء عمليات الضرب والجمع (MAC) منخفضة الدقة بكفاءة، محققة كفاءة طاقة تبلغ 7.62 تيرابايت من العمليات في الثانية لكل واط مع موازنة المقايضات بين التصميم التناظري والرقمي لتقليل العبء الإضافي للملحقات.

المؤلفون الأصليون: Sarthak Antal, Steve Enosh

نُشر 2026-05-15

📖 4 دقيقة قراءة☕ قراءة في استراحة قهوة

CC BY 4.0

المؤلفون الأصليون: Sarthak Antal, Steve Enosh

البحث الأصلي مرخَّص بموجب CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ هذا شرح مولَّده بالذكاء الاصطناعي للبحث أدناه. لم يكتبه المؤلفون ولم يصادقوا عليه. وللتحقق من الدقة التقنية، يرجى الرجوع إلى البحث الأصلي. اقرأ إخلاء المسؤولية الكامل

تخيل أنك تدير مطبخاً مزدحماً. في المطبخ التقليدي، يتعين على الطاهي (المعالج الحاسوبي) أن يركض ذهاباً وإياباً باستمرار إلى المخزن (الذاكرة) ليجلب المكونات (البيانات)، يطهوها، ثم يعود إلى المخزن للوجبة التالية. هذا الركض ذهاباً وإياباً يستهلك قدراً هائلاً من الطاقة والوقت.

تقترح هذه الورقة طريقة جديدة لإدارة المطبخ: الحوسبة القريبة من الذاكرة (Near-Memory Computing). بدلاً من ركض الطاهي إلى المخزن، نقوم بإنشاء محطة تحضير صغيرة بجوار المخزن مباشرة. المكونات موجودة هناك بالفعل، لذا يمكن للطاهي البددء في الطهي فوراً دون الحاجة للركض المرهق.

ومع ذلك، لاحظ المؤلفون أنه حتى مع وجود محطة التحضير، فإن طريقة قياس وخلط المكونات قد تكون غير فعالة. لذا اقترحوا طريقتين جديدتين لعملية "الخلط" (العمليات الحسابية) باستخدام الوقت بدلاً من الكهرباء القياسية فقط.

إليك تفصيل لفكرتهم باستخدام تشبيهات بسيطة:

المشكلة الجوهرية: عنق زجاجة "الجهد الكهربائي" (Voltage)

عادةً، تقوم الحواسيب بالعمليات الحسابية عن طريق تغيير ارتفاع مستوى الماء (الجهد الكهربائي). إذا كنت تريد أن تكون دقيقاً جداً، فأنت بحاجة إلى قياس فروقات ضئيلة في ارتفاع الماء. لكن قياس الفروقات الضئيلة يتطلب مضخات ضخمة تستهلك الكثير من الطاقة ودلاء كبيرة جداً (مكثفات) للحفاظ على استقرار مستوى الماء. وكلما حاولت زيادة الدقة، ارتفذت تكلفة الطاقة بشكل أسّي.

الحل: التحول إلى "الوقت"

يقول المؤلفون: "لماذا نقيس ارتفاع الماء؟ دعونا نقيس مدة تدفق الماء".

لقد بنوا نظاماً حيث:

الأوزان (الوصفات): تُخزن في الذاكرة، ويتم تحويلها إلى تيار مستمر من الماء (التيار الكهربائي) بواسطة صمام خاص (DAC).
المدخلات (الطلبات): يتم تحويلها إلى مؤقت. بدلاً من ارتفاع مياه محدد، يقوم النظام بعدّ عدد الثواني التي يظل فيها الصمام مفتوحاً.
الضرب: إذا كان لديك تيار مستمر من الماء وتركت الماء يتدفق لمدة زمنية معينة، فإن إجمالي كمية الماء التي تم جمعها هو نتيجة العملية الحسابية.
- تشبيه: تخيل ملء دلو. "الوصفة" تحدد مدى اتساع صنبور الماء. "الطلب" يحدد المدة التي ستترك فيها الصنبور مفتوحاً. إجمالي الماء المجموع في الدلو هو الإجابة.

طريقتان لـ "الخلط"

بمجرد جمع الماء، يحتاجون إلى جمع النتائج من وصفات مختلفة. لقد اختبروا طريقتين للقيام بذلك:

الطريقة الأولى: "سلسلة الدومينو" (بنية خلية التأخير - Delay-Cell Architecture)

كيف تعمل: تخيل صفاً من قطع الدومينو. تسقط القطعة الأولى، مما يؤدي إلى إسقاط الثانية، والتي بدورها تُسقط الثالثة. في هذا النظام، كمية الماء المجموعة من كل وصفة تتحكم في سرعة سقوط قطعة دومينو معينة.
العملية: تدفع أول قطعة دومينو، فتنتقل عبر الصف، والوقت الإجمالي الذي تستغرقه القطعة الأخيرة لتسقط يمثل مجموع كل الوصفات.
الإيجابيات: إنها سريعة للغاية. تدفع مرة واحدة، وتخرج الإجابة من الطرف الآخر فوراً تقرياً.
السلبيات: إذا لم تكن قطع الدومينو متطابقة تماماً (وهذا نادراً ما يحدث في الواقع)، فإن الأخطاء الصغيرة تتراكم. وبحلول الوقت الذي تسقط فيه آخر قطعة دومينو، قد يكون التوقيت غير دقيق قليلاً، مما يجعل الإجابة النهائية أقل دقة في الحسابات الكبيرة والمعقدة.

الطريقة الثانية: "فريق ساعة الإيقاف" (بنية قائمة على العداد - Counter-Based Architecture)

كيف تعمل: بدلاً من سلسلة الدومينو، تخيل فريقاً من الأشخاص، لكل منهم ساعة إيقاف خاصة به.
العملية: تطلب من الشخص (أ) توقيت سقوط قطعة الدومينو الخاصة به وكتابة الرقم. ثم تطلب من الشخص (ب) توقيت قطته وكتابة الرقم. ثم تجمع كل الأرقام معاً في ورقة.
الإيجابيات: لأن كل شخص يقيس بشكل مستقل، فإن الخطأ في قياس الشخص (أ) لا يؤثر على قياس الشخص (ب). المجموع النهائي دقيق و"خطي" (يمكن التنبؤ به).
السلبيات: إنها أبطأ. يجب عليك التوقف، وكتابة الرقم، والانتقال إلى الشخص التالي، وتكرار العملية. إنها تستغرق وقتاً أكثر و"قدرة عقلية" أكبر (منطق التحكم) لإدارة الفريق.

النتائج

بنى الفريق نموذجاً أولياً صغيراً (محطة مطبخ 4×4) لاختبار هذه الأفكار.

السرعة: تمكنوا من العمل بسرعة 40 مليون مرة في الثانية (40 ميجاهرتز).
الكفاءة: استخدموا طاقة ضئيلة جداً (42 ميكرووات).
درجة الكفاءة: حققوا درجة 7.62 TOPS/W.
- الترجمة: مقابل كل جزء ضئيل من الطاقة استخدموها، حصلوا على قدر هائل من القدرة الحسابية. هذا أفضل بكثير من الرقائق الرقمية القياسية للمهام ذات الدقة المنخفضة (مثل تلك المستخدمة في الذكاء الاصطناعي الأساسي).

الخلاصة

تزعم الورقة أنه من خلال الانتقال من قياس "ارتفاع الماء" (الجهد الكهربائي) إلى قياس "زمن تدفق الماء"، فقد ابتكروا شريحة حاسوبية أكثر كفاءة في استهلاك الطاقة لمهام الذكاء الاصطناعي.

إذا كنت بحاجة إلى السرعة، فإن "سلسلة الدومينو" رائعة، لكنها تصبح فوضوية قليلاً مع الحسابات المعقدة.
إذا كنت بحاجة إلى الدقة، فإن "فريق ساعة الإيقاف" أفضل، لكنه أبطأ.

يخلص المؤلفون إلى أنه في الوقت الحالي، يعتبر نهج "سلسلة الدومينو" (خلية التأخير) هو الفائز في نموذجهم الأولي لأنه أسرع ويستهلك طاقة تحكم أقل، على الرغم من وجود بعض القيود على مدى دقتها. وهم يخططون لمحاولة إصلاح مشكلات الدقة في النسخ المستقبلية.

ملخص تقني: محرك حوسبة قريبة من الذاكرة في المجال الزمني

بيان المشكلة
أدى النمو المتسارع لأعباء عمل الذكاء الاصطناعي إلى تكثيف الحاجة إلى بنيات حوسبة موفرة للطاقة، حيث تستهلك حركة البيانات غالبًا طاقة أكبر بكثير من عملية الحوسبة نفسها. وبينما توفر البنيات الرقمية بالكامل قابلية توسع قوية للحوسبة عالية الدقة، إلا أنها تواجه صعوبة في كفاءة الطاقة عند الدقة الأقل من 8 بت. وعلى العكس من ذلك، تُظهر الحوسبة داخل الذاكرة التناظرية (IMC) كفاءة فائقة في استهلاك الطاقة لأعباء العمل منخفضة الدقة، لكنها تعاني من الأعباء المتعلقة بالقدرة والمساحة والتصميم الخاصة بالمحولات الرقمية-التناظرية (DACs) والمحولات التناظرية-الرقمية (ADCs) الطرفية. علاوة على ذلك، تواجه محولات النطاق الجهد (voltage-domain) قيودًا جوهرية في توسع القدرة؛ حيث يتطلب تحسين الدقة بمقدار 1 بت عادةً زيادة قدرها 4 أضعاف في القدرة بسبب قيود الضوضاء الحرارية ( $kT/C$ ) وانخفاض الهامش الجهد المتاح (voltage headroom) في التقنيات المصغرة.

المنهجية
لمعالجة هذه التحديات، يقترح هذا العمل بنية حوسبة قريبة من الذاكرة في المجال الزمني مصممة لعمليات الضرب والجمع (MAC) منخفضة الدقة. يحافظ النظام على واجهة صديقة للأنظمة الرقمية مع إجراء عملية الضرب في المجال الزمني. وتتضمن المنهجية الأساسية ما يلي:

ترميز المدخلات: يتم تحويل متجهات المدخلات الرقمية إلى إشارات في المجال الزمني باستخدام مولد نبضات N (تم تنفيذه عبر تخليق RTL). وعدد النبضات المولدة يتناسب مع رمز المدخلات (على سبيل المثال، مدخل 4 بت بقيمة 1111 يولد 16 نبضة).
تحويل الأوزان: يتم تحويل الأوزان الرقمية المخزنة في SRAM إلى تيارات تناظرية باستخدام محول رقمي-تناظري بتوجيه التيار (CSDAC) بدقة 4 بت.
الضرب: تتم عملية الضرب من خلال دمج تيار مخرج الـ DAC ( $I_{DAC}$ ) عبر مدة النبضة ( $T_{pulse}$ ) المولدة بواسطة مولد نبضات N على مكثف. ويصبح الجهد الناتج هو $V_{MAC} = (I_{DAC} \cdot T_{pulse}) / C$ .
مخططات التجميع: تم فحص ومقارنة بنيتين مختلفتين لتجميع نواتج المجال الزمني هذه:
- البنية الأولى (القائمة على خلية التأخير - Delay-Cell-Based): تستخدم سلسلة متتالية من العواكس المتقزمة بالتيار (current-starved inverters). يتحكم الجهد الناتج عن كل عملية MAC في تأخير المرحلة التالية. ويمثل إجمالي التأخير في السلسلة المجموع المتراكم.
- البنية الثانية (القائمة على العداد - Counter-Based): تقيس تأخير كل خلية ضرب بشكل مستقل باستخدام عداد. ثم يتم جمع تأخيرات القيم الفردية رقميًا. يتجنب هذا النهج تسلسل مراحل التأخير غير الخطية.

المساهمات الرئيسية

نهج هجين للمجال الزمني: يقدم البحث بنية مبتكرة تستفيد من كفاءة الطاقة للحوسبة التناظرية مع التخفيف من الأعباء المرتبطة بمحولات النطاق الجهد عالية الدقة عبر العمل في المجال الزمني.
تحليل التجميع المزدوج: تحليل مقارن مفصل لاستراتيجيتين للتجميع: نهج خط التأخير المتتالي عالي الإنتاجية مقابل نهج العداد عالي الخطية.
التصميم المشترك بين RTL والتناظري: تم تنفيذ مولد نبضات N والعدادات باستخدام تخليق RTL لضمان قابلية نقل التقنية، بينما يظل محول الـ CSDAC في النطاق التناظري.
التنفيذ التجريبي: تم تنفيذ نموذج أولي لعملية MAC بحجم 4×4 في عملية تصنيع 65 نانومتر مع جهد إمداد قدره 1 فولت.

النتائج
يعمل النموذج الأولي لـ MAC بحجم 4×4 بتردد 40 ميجاهرتز مع استهلاك قدرة يبلغ 42 ميكروواط، محققًا كفاءة طاقة تبلغ 7.62 TOPS/W.

المقايضة بين الخطية والإنتاجية:
- تُظهر البنية القائمة على العداد خطية فائقة، حيث تتبع الاستجابة المثالية بدقة لأنها تمنع انتشار أخطاء التأخير من مرحلة إلى أخرى. ومع ذلك، فهي تعاني من ضوضاء التكميم الزمني وتتطلب قياسًا متسلسلًا، مما يؤدي إلى إنتاجية أقل وأعباء تحكم رقمية أعلى.
- توفر البنية القائمة على خلية التأخير إنتاجية أعلى وأعباء تحكم أقل من خلال إجراء التجميع في حدث انتشار واحد. ومع ذلك، تشير نتائج المحاكاة إلى أنه مع زيادة أبعاد المصفوفة، تتراكم الخصائص غير الخطية لخلايا التأخير المتتالية، مما يسبب انحرافًا كبيرًا عن الاستجابة الخطية المثالية.
قيود التصميم: النظام مقيد بنطاق التشغيل الخطي لأجهزة PMOS المتقزمة بالتيار (حوالي 300 مللي فولت). وبناءً على ذلك، فإن التنفيذ الحالي محدود بدقة 4 بت.

الأهمية والادعاءات
يزعم البحث أن الحوسبة القريبة من الذاكرة في المجال الزمني تقدم بديلًا واعدًا لأعباء عمل الذكاء الاصطناعي منخفضة الدقة من خلال تجاوز قيود توسع القدرة لمحولات النطاق الجهد. ويضع المؤلفون عملهم كخطوة نحو ذكاء اصطنا edge (طرفي) موفر للطاقة، مشيرين إلى أنه بينما تحد الدقة الحالية البالغة 4 بت من التطبيق الفوري في المهام عالية الدقة، فإن البنية توفر أساسًا للتوسع المستقبلي.

يقر المؤلفون بتواضع بأن التصميم الحالي محدود بمشكلات الخطية في نهج خلية التأخير ومشكلات الدقة في نهج العداد. وهم لا يدعون التفوق الفوري على جميع الأعمال الحالية، بل يسلطون الضوء على أن بنية خلية التأخير (المستخدمة في مقاييس الأداء المسجلة) توفر توازنًا ملائمًا بين تردد التشغيل وأعباء التحكم. وقد تم تحديد العمل المستقبلي بالتركيز على تحسين الخطية من خلال تحسين الانحياز (bias optimization)، وخلايا التأخير القائمة على RC، وتقنيات المعايرة لإمكانية توسيع البنية لتصل إلى تشغيل 8 بت.