⚡ electrical engineering

Time Domain Near Memory Computing Engine

Ce papier présente une architecture de calcul près de la mémoire dans le domaine temporel qui convertit les poids et les entrées numériques en signaux temporels pour des opérations MAC de faible précision efficaces, atteignant une efficacité énergétique de 7,62 TOPS/W tout en équilibrant les compromis de conception analogique et numérique afin de minimiser la surcharge périphérique.

Auteurs originaux : Sarthak Antal, Steve Enosh

Publié 2026-05-15

📖 5 min de lecture🧠 Analyse approfondie

CC BY 4.0

Auteurs originaux : Sarthak Antal, Steve Enosh

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Imaginez que vous gérez une cuisine très animée. Dans une cuisine traditionnelle, le chef (le processeur de l'ordinateur) doit constamment courir d'avant en arrière vers le garde-manger (la mémoire) pour saisir des ingrédients (des données), les préparer, puis retourner au garde-manger pour le prochain lot. Ce va-et-vient épuise une énorme quantité d'énergie et de temps.

Ce document propose une nouvelle façon de faire fonctionner la cuisine : le Calcul Proche de la Mémoire. Au lieu que le chef coure vers le garde-manger, nous installons un petit poste de préparation juste à côté du garde-manger. Les ingrédients s'y trouvent déjà, ce qui permet au chef de commencer à cuisiner immédiatement sans cette course épuisante.

Cependant, les auteurs ont remarqué que même avec ce poste de préparation, la façon dont nous mesurons et mélangeons les ingrédients peut être inefficace. Ils proposent deux nouvelles méthodes pour effectuer ce « mélange » (les mathématiques) en utilisant le Temps plutôt que simplement l'électricité standard.

Voici le détail de leur idée utilisant des analogies simples :

Le Problème Central : Le Goulot d'Étranglement de la « Tension »

Habituellement, les ordinateurs effectuent des calculs en modifiant la hauteur d'un niveau d'eau (la tension). Si vous voulez être très précis, vous devez mesurer de minuscules différences de hauteur d'eau. Mais mesurer de telles différences nécessite des pompes énormes et gourmandes en énergie, ainsi que de très grands seaux (condensateurs) pour maintenir l'eau stable. À mesure que vous tentez d'obtenir plus de précision, le coût énergétique augmente de façon exponentielle.

La Solution : Le Commutateur « Temps »

Les auteurs disent : « Pourquoi mesurer la hauteur de l'eau ? Mesurons combien de temps l'eau coule. »

Ils ont construit un système où :

Les Poids (Recettes) : Stockés dans la mémoire, ils sont transformés en un flux constant d'eau (courant) par une vanne spéciale (un convertisseur numérique-analogique ou DAC).
Les Entrées (Commandes) : Elles sont transformées en un minuteur. Au lieu d'une hauteur d'eau spécifique, le système compte combien de secondes la vanne reste ouverte.
La Multiplication : Si vous avez un flux constant d'eau et que vous le laissez couler pendant une durée spécifique, la quantité totale d'eau recueillie est le résultat du calcul.
- Analogie : Imaginez remplir un seau. La « Recette » détermine l'ouverture du robinet. La « Commande » détermine combien de temps vous laissez le robinet ouvert. La quantité totale d'eau dans le seau est la réponse.

Les Deux Méthodes de « Mélange »

Une fois l'eau recueillie, ils doivent additionner les résultats de nombreuses recettes différentes. Ils ont testé deux façons de faire cela :

Méthode 1 : La « Chaîne de Dominos » (Architecture à Cellules de Délai)

Fonctionnement : Imaginez une ligne de dominos. Le premier domino tombe, ce qui déclenche le second, qui déclenche le troisième. Dans ce système, la quantité d'eau recueillie pour chaque recette contrôle la vitesse à laquelle un domino spécifique tombe.
Le Processus : Vous poussez le premier domino, et il parcourt la ligne. Le temps total nécessaire pour que le dernier domino tombe représente la somme de toutes les recettes.
Les Avantages : C'est incroyablement rapide. Vous poussez une fois, et la réponse sort presque immédiatement de l'autre extrémité.
Les Inconvénients : Si les dominos ne sont pas parfaitement identiques (ce qui est rarement le cas dans la réalité), les petites erreurs s'accumulent. Au moment où le dernier domino tombe, le timing peut être légèrement décalé, rendant la réponse finale moins précise pour des calculs complexes et volumineux.

Méthode 2 : L'« Équipe de Chronométreurs » (Architecture à Compteurs)

Fonctionnement : Au lieu d'une chaîne de dominos, imaginez une équipe de personnes, chacune avec son propre chronomètre.
Le Processus : Vous demandez à la Personne A de chronométrer la chute de son domino et d'écrire le nombre. Ensuite, vous demandez à la Personne B de chronométrer la sienne et de l'écrire. Vous additionnez tous les nombres sur un papier.
Les Avantages : Comme chacun mesure indépendamment, une erreur de la Personne A ne fausse pas la mesure de la Personne B. La somme finale est très précise et « linéaire » (prévisible).
Les Inconvénients : C'est plus lent. Vous devez vous arrêter, écrire un nombre, passer à la personne suivante et répéter. Cela prend plus de temps et plus de « puissance cérébrale » (logique de contrôle) pour gérer l'équipe.

Les Résultats

L'équipe a construit un petit prototype (une station de cuisine 4x4) pour tester ces idées.

Vitesse : Ils ont réussi à fonctionner à 40 millions de fois par seconde (40 MHz).
Efficacité : Ils ont utilisé très peu d'énergie (42 microwatts).
Score d'Efficacité : Ils ont obtenu un score de 7,62 TOPS/W.
- Traduction : Pour chaque infime quantité d'énergie utilisée, ils ont obtenu une quantité massive de puissance de calcul. C'est bien meilleur que les puces numériques standard pour les tâches de faible précision (comme celles utilisées dans l'IA de base).

La Conclusion

L'article affirme qu'en passant de la mesure de la « hauteur de l'eau » (tension) à la mesure du « temps d'écoulement de l'eau », ils ont créé une puce informatique beaucoup plus économe en énergie pour les tâches d'IA.

Si vous avez besoin de vitesse, la « Chaîne de Dominos » est excellente, mais elle devient un peu désordonnée avec des mathématiques complexes.
Si vous avez besoin de précision, l'« Équipe de Chronométreurs » est meilleure, mais elle est plus lente.

Les auteurs concluent que pour l'instant, l'approche « Chaîne de Dominos » (à Cellules de Délai) est la gagnante pour leur prototype car elle est plus rapide et utilise moins de puissance de contrôle, même si elle présente certaines limites quant à sa précision. Ils prévoient de tenter de résoudre les problèmes de précision dans les versions futures.

Résumé Technique : Moteur de Calcul Mémoire-Proche dans le Domaine Temporel

Énoncé du Problème
La croissance rapide des charges de travail d'IA a intensifié le besoin d'architectures de calcul économes en énergie, car le déplacement des données consomme souvent beaucoup plus d'énergie que le calcul lui-même. Bien que les architectures entièrement numériques offrent une évolutivité robuste pour le calcul haute résolution, elles peinent en matière d'efficacité énergétique à une précision inférieure à 8 bits. À l'inverse, le calcul mémoire-proche (IMC) analogique démontre une efficacité énergétique supérieure pour les charges de travail de faible précision, mais souffre des surcharges de puissance, de surface et de conception associées aux convertisseurs numériques-analogiques (DAC) et analogiques-numériques (ADC) périphériques. De plus, les convertisseurs de données dans le domaine de la tension font face à des limitations fondamentales d'échelle de puissance ; améliorer la résolution de 1 bit nécessite généralement une augmentation de la puissance par un facteur de 4 en raison des contraintes du bruit thermique ($kT/C$) et de la réduction de la marge de tension dans les technologies réduites.

Méthodologie
Pour répondre à ces défis, ce travail propose une architecture de calcul mémoire-proche dans le domaine temporel conçue pour les opérations de multiplication et d'accumulation (MAC) de faible précision. Le système maintient une interface compatible avec le numérique tout en effectuant la multiplication dans le domaine temporel. La méthodologie centrale comprend :

Encodage des Entrées : Les vecteurs d'entrée numériques sont convertis en signaux temporels à l'aide d'un générateur N-impulsions (implémenté via une synthèse RTL). Le nombre d'impulsions générées est proportionnel au code d'entrée (par exemple, une entrée 4 bits de 1111 génère 16 impulsions).
Conversion des Poids : Les poids numériques stockés en SRAM sont convertis en courants analogiques à l'aide d'un DAC à commande de courant 4 bits (CSDAC).
Multiplication : L'opération de multiplication est réalisée en intégrant le courant de sortie du DAC ( $I_{DAC}$ ) sur la durée de l'impulsion ( $T_{pulse}$ ) générée par le générateur N-impulsions, sur un condensateur. La tension résultante est $V_{MAC} = (I_{DAC} \cdot T_{pulse}) / C$ .
Schémas d'Accumulation : Deux architectures distinctes pour l'accumulation de ces produits temporels sont étudiées et comparées :
- Architecture I (Basée sur des Cellules de Délai) : Utilise une chaîne en cascade d'inverseurs à courant affamé. La tension issue de chaque opération MAC contrôle le délai d'une étape ultérieure. Le délai total de la chaîne représente la somme accumulée.
- Architecture II (Basée sur un Compteur) : Mesure le délai de chaque cellule de multiplication indépendamment à l'aide d'un compteur. Les comptes de délai individuels sont ensuite sommés numériquement. Cette approche évite l'enchaînement d'étapes de délai non linéaires.

Contributions Clés

Approche Hybride dans le Domaine Temporel : L'article présente une architecture novatrice qui exploite l'efficacité énergétique du calcul analogique tout en atténuant la surcharge des convertisseurs de données haute résolution dans le domaine de la tension en opérant dans le domaine temporel.
Analyse Double d'Accumulation : Une analyse comparative détaillée de deux stratégies d'accumulation : une approche à haut débit basée sur une ligne de délai en cascade versus une approche à haute linéarité basée sur un compteur.
Co-conception RTL-Analogique : Le générateur N-impulsions et les compteurs sont implémentés via une synthèse RTL pour assurer la portabilité technologique, tandis que le DAC à commande de courant reste dans le domaine analogique.
Implémentation de Prototype : Un prototype MAC 4×4 a été implémenté dans un procédé de 65 nm avec une alimentation de 1 V.

Résultats
Le prototype MAC 4×4 proposé fonctionne à 40 MHz avec une consommation de puissance de 42 µW, atteignant une efficacité énergétique de 7,62 TOPS/W.

Compromis Linéarité vs Débit :
- L'architecture basée sur un compteur démontre une linéarité supérieure, suivant étroitement la réponse idéale car elle empêche la propagation des erreurs de délai d'une étape à l'autre. Cependant, elle souffre de bruit de quantification temporelle et nécessite une mesure séquentielle, entraînant un débit plus faible et une surcharge de contrôle numérique plus élevée.
- L'architecture basée sur des cellules de délai offre un débit plus élevé et une surcharge de contrôle réduite en effectuant l'accumulation lors d'un seul événement de propagation. Cependant, les résultats de simulation indiquent que lorsque la dimension de la matrice augmente, les caractéristiques non linéaires des cellules de délai en cascade s'accumulent, provoquant un écart significatif par rapport à la réponse linéaire idéale.
Contraintes de Conception : Le système est contraint par la plage de fonctionnement linéaire des dispositifs PMOS à courant affamé (environ 300 mV). Par conséquent, l'implémentation actuelle est limitée à une précision de 4 bits.

Signification et Revendications
L'article affirme que le calcul mémoire-proche dans le domaine temporel offre une alternative prometteuse pour les charges de travail d'IA de faible précision en contournant les limitations d'échelle de puissance des convertisseurs de données dans le domaine de la tension. Les auteurs positionnent leur travail comme une étape vers l'IA de périphérie économe en énergie, notant que si la résolution actuelle de 4 bits limite l'applicabilité immédiate aux tâches haute précision, l'architecture fournit une base pour une mise à l'échelle future.

Les auteurs reconnaissent modestement que la conception actuelle est limitée par des problèmes de linéarité dans l'approche basée sur les cellules de délai et des limites de résolution dans l'approche basée sur le compteur. Ils ne revendiquent pas une supériorité immédiate sur tous les travaux de l'état de l'art, mais soulignent que l'architecture basée sur les cellules de délai (utilisée pour les métriques de performance rapportées) offre un équilibre favorable entre fréquence de fonctionnement et surcharge de contrôle. Les travaux futurs sont identifiés comme se concentrant sur l'amélioration de la linéarité par l'optimisation du biais, des cellules de délai basées sur RC et des techniques de calibration, afin de potentiellement étendre l'architecture à une opération 8 bits.