⚡ electrical engineering

Time Domain Near Memory Computing Engine

Questo articolo presenta un'architettura di calcolo vicino alla memoria nel dominio del tempo che converte pesi e ingressi digitali in segnali nel dominio del tempo per operazioni MAC a bassa precisione efficienti, raggiungendo un'efficienza energetica di 7,62 TOPS/W e bilanciando i compromessi di progettazione analogica e digitale per minimizzare l'overhead periferico.

Autori originali: Sarthak Antal, Steve Enosh

Pubblicato 2026-05-15

📖 5 min di lettura🧠 Approfondimento

CC BY 4.0

Autori originali: Sarthak Antal, Steve Enosh

Articolo originale sotto licenza CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Questa è una spiegazione generata dall'IA dell'articolo qui sotto. Non è stata scritta né approvata dagli autori. Per precisione tecnica, consulta l'articolo originale. Leggi il disclaimer completo

Immagina di gestire una cucina affollata. In una cucina tradizionale, lo chef (il processore del computer) deve correre continuamente avanti e indietro verso la dispensa (la memoria) per prendere gli ingredienti (i dati), cucinarli e poi tornare alla dispensa per il prossimo lotto. Questo continuo correre avanti e indietro richiede una quantità enorme di energia e tempo.

Questo articolo propone un nuovo modo di gestire la cucina: Computazione Vicina alla Memoria. Invece di far correre lo chef verso la dispensa, allestiamo una piccola stazione di preparazione proprio accanto alla dispensa. Gli ingredienti sono già lì, quindi lo chef può iniziare a cucinare immediatamente senza la corsa estenuante.

Tuttavia, gli autori hanno notato che anche con la stazione di preparazione, il modo in cui misuriamo e mescoliamo gli ingredienti può essere inefficiente. Propongono due nuovi modi per effettuare il "mescolamento" (matematica) utilizzando il Tempo invece della sola elettricità standard.

Ecco la spiegazione della loro idea utilizzando semplici analogie:

Il Problema Centrale: Il Collo di Bottiglia della "Tensione"

Di solito, i computer eseguono calcoli modificando l'altezza di un livello dell'acqua (tensione). Se si desidera una grande precisione, è necessario misurare differenze minime nell'altezza dell'acqua. Ma misurare differenze minime richiede pompe enormi e ad alto consumo energetico e secchi molto grandi (condensatori) per mantenere l'acqua stabile. Man mano che si cerca di ottenere maggiore precisione, il costo energetico aumenta in modo esponenziale.

La Soluzione: L'Interruttore del "Tempo"

Gli autori dicono: "Perché misurare l'altezza dell'acqua? Misuriamo quanto tempo scorre l'acqua".

Hanno costruito un sistema in cui:

I Pesi (Ricette): Memorizzati nella memoria, vengono trasformati in un flusso costante di acqua (corrente) da una valvola speciale (un DAC).
Gli Input (Ordini): Vengono trasformati in un timer. Invece di un'altezza specifica dell'acqua, il sistema conta quanti secondi la valvola rimane aperta.
La Moltiplicazione: Se si ha un flusso costante di acqua e lo si lascia scorrere per una quantità specifica di tempo, la quantità totale di acqua raccolta è il risultato del calcolo.
- Analogia: Immagina di riempire un secchio. La "Ricetta" determina quanto è largo il rubinetto. L'"Ordine" determina quanto tempo lasci il rubinetto aperto. La quantità totale di acqua nel secchio è la risposta.

I Due Metodi di "Mescolamento"

Una volta raccolta l'acqua, è necessario sommare i risultati di molte ricette diverse. Hanno testato due modi per farlo:

Metodo 1: La "Catena di Sassi" (Architettura a Celle di Ritardo)

Come funziona: Immagina una fila di sassi. Il primo sasso cade, innescando il secondo, che innesca il terzo. In questo sistema, la quantità di acqua raccolta da ogni ricetta controlla la velocità con cui un sasso specifico cade.
Il Processo: Spingi il primo sasso e viaggia lungo la fila. Il tempo totale necessario affinché l'ultimo sasso cada rappresenta la somma di tutte le ricette.
I Pro: È incredibilmente veloce. Spingi una volta e la risposta esce dall'altra estremità quasi immediatamente.
I Contro: Se i sassi non sono perfettamente identici (cosa che raramente accade nella realtà), i piccoli errori si sommano. Quando l'ultimo sasso cade, il tempismo potrebbe essere leggermente fuori luogo, rendendo la risposta finale meno accurata per calcoli grandi e complessi.

Metodo 2: La "Squadra con Cronometro" (Architettura Basata su Contatori)

Come funziona: Invece di una catena di sassi, immagina una squadra di persone, ognuna con il proprio cronometro.
Il Processo: Chiedi alla Persona A di cronometrare la caduta del suo sasso e scrivere il numero. Poi chiedi alla Persona B di cronometrare la sua caduta e scriverlo. Sommi tutti i numeri su un foglio di carta.
I Pro: Poiché tutti misurano in modo indipendente, un errore della Persona A non compromette la misurazione della Persona B. La somma finale è molto accurata e "lineare" (prevedibile).
I Contro: È più lento. Devi fermarti, scrivere un numero, passare alla persona successiva e ripetere. Richiede più tempo e più "potenza cerebrale" (logica di controllo) per gestire la squadra.

I Risultati

Il team ha costruito un piccolo prototipo (una stazione da cucina 4x4) per testare queste idee.

Velocità: Sono riusciti a eseguire 40 milioni di operazioni al secondo (40 MHz).
Efficienza: Hanno utilizzato pochissima potenza (42 microwatt).
Punteggio di Efficienza: Hanno ottenuto un punteggio di 7,62 TOPS/W.
- Traduzione: Per ogni minuscola quantità di energia utilizzata, hanno ottenuto una quantità enorme di potenza di calcolo. Questo è molto meglio dei chip digitali standard per compiti a bassa precisione (come quelli utilizzati nell'IA di base).

La Conclusione

L'articolo afferma che passando dalla misurazione dell'"altezza dell'acqua" (tensione) alla misurazione del "tempo di flusso dell'acqua", hanno creato un chip informatico molto più efficiente dal punto di vista energetico per le attività di IA.

Se hai bisogno di velocità, la "Catena di Sassi" è ottima, ma diventa un po' disordinata con la matematica complessa.
Se hai bisogno di accuratezza, la "Squadra con Cronometro" è migliore, ma è più lenta.

Gli autori concludono che, per ora, l'approccio della "Catena di Sassi" (Celle di Ritardo) è il vincitore per il loro prototipo perché è più veloce e utilizza meno potenza di controllo, anche se ha alcuni limiti sulla precisione raggiungibile. Hanno intenzione di cercare di risolvere i problemi di accuratezza nelle versioni future.

Riepilogo Tecnico: Motore di Calcolo Near-Memory nel Dominio Temporale

Enunciato del Problema
La rapida crescita dei carichi di lavoro dell'IA ha intensificato la necessità di architetture di calcolo energeticamente efficienti, poiché lo spostamento dei dati consuma spesso significativamente più energia rispetto al calcolo stesso. Mentre le architetture completamente digitali offrono una scalabilità robusta per il calcolo ad alta risoluzione, faticano con l'efficienza energetica a precisioni inferiori a 8 bit. Al contrario, il calcolo in memoria analogico (IMC) dimostra un'efficienza energetica superiore per carichi di lavoro a bassa precisione, ma soffre dei sovraccarichi di potenza, area e progettazione associati ai convertitori digitali-analogici (DAC) e analogico-digitali (ADC) periferici. Inoltre, i convertitori di dati nel dominio della tensione affrontano limitazioni fondamentali di scalabilità della potenza; migliorare la risoluzione di 1 bit richiede tipicamente un aumento della potenza di 4 volte a causa dei vincoli del rumore termico ($kT/C$) e della ridotta riserva di tensione nelle tecnologie scalate.

Metodologia
Per affrontare queste sfide, questo lavoro propone un'architettura di calcolo near-memory nel dominio temporale progettata per operazioni di Moltiplicazione-Accumulazione (MAC) a bassa precisione. Il sistema mantiene un'interfaccia compatibile con il digitale mentre esegue la moltiplicazione nel dominio temporale. La metodologia di base comprende:

Codifica dell'Input: I vettori di input digitali sono convertiti in segnali nel dominio temporale utilizzando un generatore di N impulsi (implementato tramite sintesi RTL). Il numero di impulsi generati è proporzionale al codice di input (ad esempio, un input a 4 bit di 1111 genera 16 impulsi).
Conversione dei Pesi: I pesi digitali memorizzati nella SRAM sono convertiti in correnti analogiche utilizzando un DAC a steering di corrente a 4 bit (CSDAC).
Moltiplicazione: L'operazione di moltiplicazione è realizzata integrando la corrente di uscita del DAC ( $I_{DAC}$ ) durante la durata dell'impulso ( $T_{pulse}$ ) generata dal generatore di N impulsi su un condensatore. La tensione risultante è $V_{MAC} = (I_{DAC} \cdot T_{pulse}) / C$ .
Schemi di Accumulo: Sono state investigate e confrontate due architetture distinte per l'accumulo di questi prodotti nel dominio temporale:
- Architettura I (Basata su Celle di Ritardo): Utilizza una catena in cascata di invertitori a corrente limitata. La tensione da ogni operazione MAC controlla il ritardo di una fase successiva. Il ritardo totale della catena rappresenta la somma accumulata.
- Architettura II (Basata su Contatori): Misura il ritardo di ogni cella di moltiplicazione indipendentemente utilizzando un contatore. I singoli conteggi di ritardo sono poi sommati digitalmente. Questo approccio evita la cascata di stadi di ritardo non lineari.

Contributi Chiave

Approccio Ibrido nel Dominio Temporale: Il documento presenta un'architettura innovativa che sfrutta l'efficienza energetica del calcolo analogico mitigando il sovraccarico dei convertitori di dati ad alta risoluzione nel dominio della tensione operando nel dominio temporale.
Analisi Duale dell'Accumulo: Un'analisi comparativa dettagliata di due strategie di accumulo: un approccio a linea di ritardo in cascata ad alta velocità di elaborazione rispetto a un approccio basato su contatori ad alta linearità.
Co-Design RTL-Analogico: Il generatore di N impulsi e i contatori sono implementati tramite sintesi RTL per garantire la portabilità tecnologica, mentre il DAC a steering di corrente rimane nel dominio analogico.
Implementazione del Prototipo: Un prototipo MAC 4×4 è stato implementato in un processo da 65 nm con un'alimentazione da 1 V.

Risultati
Il prototipo MAC 4×4 proposto opera a 40 MHz con un consumo di potenza di 42 µW, raggiungendo un'efficienza energetica di 7,62 TOPS/W.

Trade-off tra Linearità e Velocità di Elaborazione:
- L'architettura basata su contatori dimostra una superiorità nella linearità, seguendo da vicino la risposta ideale perché previene la propagazione degli errori di ritardo da una fase alla successiva. Tuttavia, soffre di rumore di quantizzazione temporale e richiede una misurazione sequenziale, portando a una velocità di elaborazione inferiore e a un sovraccarico di controllo digitale più elevato.
- L'architettura basata su celle di ritardo offre una velocità di elaborazione più elevata e un sovraccarico di controllo inferiore eseguendo l'accumulo in un singolo evento di propagazione. Tuttavia, i risultati di simulazione indicano che all'aumentare della dimensione della matrice, le caratteristiche non lineari delle celle di ritardo in cascata si accumulano, causando una deviazione significativa dalla risposta lineare ideale.
Vincoli di Progettazione: Il sistema è vincolato dall'intervallo di funzionamento lineare dei dispositivi PMOS a corrente limitata (circa 300 mV). Di conseguenza, l'implementazione attuale è limitata a una precisione di 4 bit.

Significato e Affermazioni
Il documento afferma che il calcolo near-memory nel dominio temporale offre un'alternativa promettente per i carichi di lavoro di IA a bassa precisione, aggirando le limitazioni di scalabilità della potenza dei convertitori di dati nel dominio della tensione. Gli autori posizionano il loro lavoro come un passo verso l'AI edge energeticamente efficiente, notando che, sebbene la risoluzione attuale di 4 bit limiti l'applicabilità immediata a compiti ad alta precisione, l'architettura fornisce una base per una futura scalabilità.

Gli autori riconoscono modestamente che il design attuale è limitato da problemi di linearità nell'approccio basato su celle di ritardo e da limiti di risoluzione nell'approccio basato su contatori. Non rivendicano una superiorità immediata su tutti i lavori dello stato dell'arte, ma evidenziano che l'architettura basata su celle di ritardo (utilizzata per le metriche di prestazioni riportate) offre un equilibrio favorevole tra frequenza di funzionamento e sovraccarico di controllo. Il lavoro futuro è identificato come focalizzato sul miglioramento della linearità attraverso l'ottimizzazione del bias, celle di ritardo basate su RC e tecniche di calibrazione per potenzialmente estendere l'architettura a un'operazione a 8 bit.