⚡ electrical engineering

Time Domain Near Memory Computing Engine

本文提出了一种时域近存计算架构，该架构将数字权重和输入转换为时域信号以进行高效的低精度乘累加运算，在平衡模拟与数字设计权衡以最小化外围开销的同时实现了7.62 TOPS/W的能效。

原作者： Sarthak Antal, Steve Enosh

发布于 2026-05-15

📖 1 分钟阅读☕ 轻松阅读

原作者： Sarthak Antal, Steve Enosh

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

想象一下你正在经营一家繁忙的厨房。在传统厨房中，厨师（计算机处理器）必须不断往返于储藏室（内存）取食材（数据），烹饪后，再跑回储藏室取下一批。这种来回奔跑消耗了巨大的能量和时间。

本文提出了一种经营厨房的新方法：近内存计算。与其让厨师跑向储藏室，我们不如在储藏室旁边设立一个小型的备餐台。食材已经在那里了，厨师可以立即开始烹饪，无需进行那令人筋疲力尽的奔跑。

然而，作者们注意到，即使有了备餐台，我们测量和混合食材的方式仍然效率低下。他们提出了两种利用时间而非仅仅依靠标准电力来进行“混合”（数学运算）的新方法。

以下是他们想法的分解，使用了简单的类比：

核心问题：“电压”瓶颈

通常，计算机通过改变水位（电压）的高度来进行数学运算。如果你想要非常精确，就需要测量水位高度的微小差异。但是，测量微小差异需要巨大且耗电的泵，以及非常大的桶（电容器）来保持水的稳定。当你试图获得更高的精度时，能量成本会呈指数级上升。

解决方案：“时间”开关

作者们说：“为什么要测量水的高度？让我们测量水流动了多久。”

他们建立了一个系统，其中：

权重（食谱）： 存储在内存中，这些通过一个特殊阀门（数模转换器，DAC）转化为稳定的水流（电流）。
输入（订单）： 这些被转化为一个计时器。系统不是测量特定的水位高度，而是计算阀门保持开启的秒数。
乘法运算： 如果你有一股稳定的水流，并让它流动特定的时间，那么收集到的总水量就是数学运算的结果。
- 类比： 想象往桶里注水。“食谱”决定了水龙头的宽度，“订单”决定了你让水龙头开启多久。桶里的总水量就是答案。

两种“混合”方法

一旦收集到水，他们就需要将来自许多不同食谱的结果相加。他们测试了两种方法：

方法一：“多米诺骨牌链”（延迟单元架构）

工作原理： 想象一排多米诺骨牌。第一块倒下，触发第二块，第二块触发第三块。在这个系统中，从每个食谱收集到的水量控制着特定骨牌倒下的速度。
过程： 你推倒第一块骨牌，它沿着链条传递。最后一块骨牌倒下所需的总时间代表了所有食谱的总和。
优点： 速度极快。你推一次，答案几乎立即从另一端出来。
缺点： 如果骨牌不完全相同（在现实中它们很少完全相同），微小的误差会累积。当最后一块骨牌倒下时，时间可能会有些许偏差，这使得最终答案在进行大型复杂计算时精度降低。

方法二：“秒表团队”（基于计数器的架构）

工作原理： 与其使用多米诺骨牌链，不如想象一个团队，每个人都有自己的秒表。
过程： 你让 A 记录骨牌倒下的时间并写下数字。然后让 B 记录他们的时间并写下数字。你在纸上将所有数字相加。
优点： 因为每个人都是独立测量的，A 的错误不会搞乱 B 的测量。最终总和非常准确且“线性”（可预测）。
缺点： 速度较慢。你必须停下来，写下数字，移到下一个人，然后重复。这需要更多时间和更多“脑力”（控制逻辑）来管理团队。

结果

团队构建了一个小型原型（一个 4x4 的厨房工作站）来测试这些想法。

速度： 他们实现了每秒 4000 万次运行（40 MHz）。
效率： 他们使用的功率极低（42 微瓦）。
效率得分： 他们达到了 7.62 TOPS/W 的得分。
- 翻译： 对于他们使用的每一微小能量，他们获得了巨大的计算能力。对于低精度任务（如基础人工智能所使用的任务），这比标准数字芯片要好得多。

结论

该论文声称，通过从测量“水位高度”（电压）切换到测量“水流时间”，他们创造了一种在 AI 任务中能效高得多的计算机芯片。

如果你需要速度，“多米诺骨牌链”很棒，但在处理复杂数学时会变得有点混乱。
如果你需要准确性，“秒表团队”更好，但它速度较慢。

作者们总结道，目前对于他们的原型来说，“多米诺骨牌链”（延迟单元）方法是获胜者，因为它更快且使用的控制功率更少，尽管它在精度方面存在一些限制。他们计划在未来的版本中尝试解决精度问题。

技术摘要：时域近存计算引擎

问题陈述
人工智能工作负载的快速增长加剧了对能效计算架构的需求，因为数据移动所消耗的能量往往远高于计算本身。虽然全数字架构为高分辨率计算提供了强大的可扩展性，但在低于 8 位的精度下，其能效表现不佳。相反，模拟存内计算（IMC）在低精度工作负载中展现出卓越的能效，但受限于与外围数模转换器（DAC）和模数转换器（ADC）相关的功耗、面积及设计开销。此外，电压域数据转换器面临根本性的功率扩展限制；由于热噪声约束（$kT/C$）以及缩放技术中电压裕度的降低，将分辨率提高 1 位通常需要将功耗增加 4 倍。

方法论
为解决这些挑战，本文提出了一种专为低精度乘累加（MAC）运算设计的时域近存计算架构。该系统在保持数字友好型接口的同时，在时域中执行乘法运算。核心方法论包括：

输入编码：使用N 脉冲发生器（通过 RTL 综合实现）将数字输入向量转换为时域信号。生成的脉冲数量与输入代码成正比（例如，4 位输入 1111 生成 16 个脉冲）。
权重转换：存储在 SRAM 中的数字权重通过**4 位电流舵 DAC（CSDAC）**转换为模拟电流。
乘法运算：乘法运算通过将 DAC 输出电流（ $I_{DAC}$ ）在 N 脉冲发生器产生的脉冲持续时间（ $T_{pulse}$ ）内积分到电容上来实现。所得电压为 $V_{MAC} = (I_{DAC} \cdot T_{pulse}) / C$ 。
累加方案：研究并比较了两种用于累加这些时域乘积的不同架构：
- 架构 I（基于延迟单元）：使用级联的电流饥饿反相器链。每次 MAC 运算产生的电压控制后续级的延迟。整个链的总延迟代表累加和。
- 架构 II（基于计数器）：使用计数器独立测量每个乘法单元的延迟。然后将各个延迟计数进行数字求和。这种方法避免了级联非线性延迟级。

主要贡献

混合时域方法：本文提出了一种新颖架构，通过在时域中运行，既利用了模拟计算的能效优势，又规避了高分辨率电压域转换器带来的开销。
双重累加分析：对两种累加策略进行了详细的对比分析：一种是高吞吐量、级联延迟线方法，另一种是高线性度、基于计数器的方法。
RTL-模拟协同设计：N 脉冲发生器和计数器采用 RTL 综合实现，以确保技术可移植性，而电流舵 DAC 则保留在模拟域。
原型实现：在 65 nm 工艺下实现了 4×4 MAC 原型，供电电压为 1 V。

结果
所提出的 4×4 MAC 原型以40 MHz运行，功耗为42 µW，实现了7.62 TOPS/W的能效。

线性度与吞吐量的权衡：
- 基于计数器的架构表现出更优越的线性度，紧密跟随理想响应，因为它防止了延迟误差从一个级传播到下一级。然而，它受限于时间量化噪声，且需要顺序测量，导致吞吐量较低且数字控制开销较高。
- 基于延迟单元的架构通过在单次传播事件中执行累加，提供了更高的吞吐量和更低的控制开销。然而，仿真结果表明，随着矩阵维度的增加，级联延迟单元的非线性特性会累积，导致与理想线性响应产生显著偏差。
设计约束：系统受限于 PMOS 电流饥饿器件的线性工作范围（约 300 mV）。因此，当前实现仅限于4 位精度。

意义与主张
本文主张，时域近存计算通过规避电压域数据转换器的功率扩展限制，为低精度人工智能工作负载提供了一种有前景的替代方案。作者将这项工作定位为迈向能效边缘 AI 的一步，指出虽然当前的 4 位分辨率限制了其在高精度任务中的直接应用，但该架构为未来的扩展奠定了基础。

作者谦逊地承认，当前设计受限于延迟单元方法的线性度问题以及基于计数器方法的分辨率限制。他们并未声称立即优于所有最先进的工作，但强调基于延迟单元的架构（用于报告的性能指标）在工作频率和控制开销之间提供了良好的平衡。未来的工作被确定为通过偏置优化、基于 RC 的延迟单元和校准技术来提高线性度，从而可能将架构扩展至 8 位操作。