🤖 AI

A Reconfigurable Multiplier Architecture for Error-Resilient Applications in RISC-V Core

Ce papier présente une architecture de multiplicateur reconfigurable à l'exécution intégrée dans un cœur RISC-V qui permet des compromis énergie-précision à grain fin pour l'inférence de réseaux de neurones, réalisant des réductions significatives de puissance et d'énergie dans les modes exact et approximatif tout en maintenant des performances de calcul élevées.

Auteurs originaux : Pragun Jaswal, L. Hemanth Krishna, B. Srinivasu

Publié 2026-05-12

📖 4 min de lecture☕ Lecture pause café

CC BY 4.0

Auteurs originaux : Pragun Jaswal, L. Hemanth Krishna, B. Srinivasu

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Imaginez que vous gérez une cuisine très achalandée (un processeur d'ordinateur) qui doit préparer des milliers de recettes complexes (réseaux de neurones) chaque seconde. La partie la plus chronophage et la plus énergivore de la préparation de ces recettes consiste à faire les mathématiques — plus précisément, à multiplier des nombres entre eux.

Dans une cuisine traditionnelle, le chef est un perfectionniste. Il mesure chaque ingrédient au milligramme près et calcule chaque étape avec une précision absolue. Bien que cela garantisse que le plat soit parfait, cela prend beaucoup de temps et consomme une énorme quantité de carburant (énergie).

Le Problème :
Les chercheurs de l'IIT Mandi ont remarqué que pour de nombreuses « recettes » modernes (comme la reconnaissance d'images ou l'IA), la nourriture n'a pas réellement besoin d'être parfaitement précise pour avoir bon goût. Si vous faites une légère erreur de mesure, le client (l'application d'IA) ne le remarque généralement pas. Cependant, le chef continue de brûler du carburant en essayant d'être parfait.

La Solution : Le Multiplicateur « Intelligent »
L'équipe a conçu un nouvel outil de cuisine appelé un Multiplicateur Reconfigurable. Imaginez cela comme un « assistant de chef intelligent » capable de changer instantanément de personnalité en fonction de la tâche à accomplir.

Deux Modes dans un Seul Outil :
- Le Mode Perfectionniste (Exact) : Lorsqu'une recette exige absolument de la précision, l'outil agit comme un chef traditionnel, calculant tout parfaitement.
- Le Mode « Suffisamment Bon » (Approximatif) : Lorsque la recette peut tolérer une infime erreur (comme estimer la quantité de sel), l'outil passe à un mode plus rapide et plus détendu. Il saute certaines étapes fastidieuses et gourmandes en énergie pour économiser du carburant.
La Télécommande (le mulcsr) :
La magie de cette conception réside dans le fait qu'elle n'est pas figée dans un seul mode. L'ordinateur dispose d'une « télécommande » spéciale (un registre appelé mulcsr) que le logiciel peut utiliser pour régler le niveau de précision exact nécessaire.
- Imaginez un gradateur pour la lumière. Vous pouvez monter la précision au maximum (100 % parfait) ou la régler à l'un des 255 niveaux différents de « suffisamment bon ».
- L'ordinateur peut basculer entre ces paramètres instantanément pendant l'exécution du programme, sans arrêter le pipeline ni modifier le matériel.
Fonctionnement Interne :
Pour rendre ce commutateur possible, les ingénieurs ont construit l'outil à partir de blocs modulaires plus petits (appelés compresseurs).
- Ils ont conçu deux types de ces blocs : l'un très prudent mais légèrement plus complexe, et l'autre plus simple et plus rapide mais qui prend quelques « raccourcis » supplémentaires.
- En mélangeant et en associant ces blocs selon le signal de la télécommande, ils ont créé un multiplicateur 32 bits capable de gérer tout, des mathématiques lourdes aux estimations rapides et économes en énergie.

Les Résultats : Économiser de l'Énergie Sans Perdre de Vitesse
Lorsqu'ils ont testé cet nouvel outil dans un processeur standard (le cœur RISC-V, qui est comme un moteur open-source populaire pour les petits appareils) :

Économies d'Énergie : En mode « suffisamment bon », l'outil a utilisé 62 % à 68 % moins d'énergie que l'outil parfait traditionnel. Même en mode « parfait », il était toujours 44 % à 52 % plus efficace car sa conception elle-même était rationalisée.
Vitesse : Il n'a pas ralenti les choses. Le processeur a continué à fonctionner à la même vitesse (1,89 DMIPS/MHz).
Tests Réels : Ils l'ont testé sur des tâches comme la « Multiplication de Matrices » (les mathématiques derrière l'IA) et la « Convolution 2D » (les mathématiques derrière le traitement d'images). Dans ces tests, le nouvel outil a permis d'économiser jusqu'à 63 % de l'énergie totale nécessaire pour exécuter le programme.

L'Essentiel
Ce document présente une mise à niveau matérielle pour les petits appareils alimentés par batterie (comme les caméras intelligentes ou les capteurs). Il remplace l'ancien calculateur rigide de « mathématiques parfaites » par un calculateur flexible et économe en énergie qui sait quand être précis et quand prendre un raccourci. Le résultat est un processeur capable d'exécuter des tâches d'IA complexes beaucoup plus longtemps sur une seule charge de batterie, sans que l'utilisateur ne remarque jamais une baisse de qualité.

Résumé technique : Une architecture de multiplicateur reconfigurable pour des applications résilientes aux erreurs dans un cœur RISC-V

Énoncé du problème
Les réseaux de neurones (RN) sont essentiels pour la vision par ordinateur et l'apprentissage profond, mais ils rencontrent des défis majeurs de déploiement sur des appareils embarqués à contraintes énergétiques en raison de leur forte complexité computationnelle. Bien que les RN présentent une tolérance intrinsèque aux erreurs, où de légères imprécisions arithmétiques ne dégradent souvent pas la qualité de la sortie, les conceptions matérielles traditionnelles privilégient une précision exacte, entraînant une consommation d'énergie inutile. Les solutions existantes d'informatique approximative reposent souvent sur des conceptions statiques à précision fixe, manquant de flexibilité à l'exécution, ce qui les rend inefficaces pour des charges de travail dynamiques où la sensibilité aux erreurs varie selon les différentes couches ou applications. De plus, l'intégration de l'approximation dans les pipelines de processeurs standards sans sacrifier les performances ni nécessiter de modifications structurelles reste un défi.

Méthodologie
Les auteurs proposent une architecture de multiplicateur reconfigurable à l'exécution intégrée au cœur RISC-V open-source phoeniX (RV32I(E)M). La conception exploite les registres de contrôle et d'état (CSRs) existants du cœur pour permettre une commutation dynamique entre les modes de calcul exact et approximatif sans arrêts de pipeline.

Architecture : La conception proposée remplace les unités de multiplicateur exact et approximatif séparées du cœur par un seul multiplicateur reconfigurable à l'exécution sur 32 bits. Cette unité est contrôlée via un CSR dédié (mulcsr à l'adresse 0x801), permettant 255 niveaux d'approximation distincts.
Conception du circuit : Le cœur de la reconfigurabilité réside dans deux nouvelles conceptions de compresseurs 4:2 :
1. Compresseur basé sur double additionneur complet (DFC) : Construit à partir d'additionneurs complets reconfigurables (RFA), offrant 13 combinaisons de sorties erronées sur 32 cas avec des distances d'erreur de ±1 et −2.
2. Compresseur basé sur empilement unique (SSC) : Implémenté en utilisant une logique d'empilement à un seul étage, présentant seulement 8 cas erronés avec une distance d'erreur maximale de +1.
Implémentation du multiplicateur : Ces compresseurs sont utilisés pour créer deux variantes de multiplicateurs sur 8 bits : le DFM (Multiplicateur basé sur double additionneur complet) et le SSM (Multiplicateur basé sur empilement unique). Le multiplicateur sur 32 bits est réalisé de manière hiérarchique en répliquant des unités sur 16 bits, qui sont elles-mêmes composées de blocs sur 8 bits. Cette structure permet une configuration indépendante des niveaux d'approximation pour différents segments de produits partiels (par exemple, $A_L \times B_L$ , $A_H \times B_H$ ) via les champs du registre mulcsr.
Mécanisme de contrôle : Le registre mulcsr inclut un drapeau d'activation et des signaux de contrôle d'erreur sur 8 bits (bits 3–26) qui ajustent dynamiquement le niveau d'approximation. Un extrait d'assembleur exemple démontre l'écriture dans le CSR pour configurer le multiplicateur avant l'exécution.

Contributions clés

Intégration matérielle : Implémentation d'un processeur RV32I(E)M optimisé sur 32 bits à pipeline à 3 étages utilisant les CSRs RISC-V standards pour le contrôle de l'approximation à l'exécution.
Conception de multiplicateur reconfigurable : Développement et mise en œuvre d'une seule unité de multiplicateur supportant 255 niveaux d'approximation, éliminant la surcharge de surface des unités fixes doubles.
Évaluation au niveau système : Analyse approfondie de l'approximation à l'exécution au niveau du cœur pour des applications résilientes aux erreurs, démontrant les compromis entre efficacité énergétique et précision.
Métriques de performance : Réalisation d'améliorations énergétiques significatives, spécifiquement 1,21 pJ/instruction pour la multiplication de matrices en mode approximatif, représentant une amélioration de 67 % par rapport aux implémentations exactes.

Résultats
La conception a été synthétisée à l'aide de Cadence Genus avec la technologie UMC 90 nm à 25 °C.

Niveau composant : Le compresseur SSC a réalisé une amélioration énergétique de 8,6 % avec un taux d'erreur plus faible (8/32) par rapport au DFC (taux d'erreur 13/32, amélioration énergétique de 10 %).
Niveau multiplicateur : En mode approximatif, le DFM a réalisé des économies d'énergie de 28 %, tandis que le SSM a réalisé 23 % d'économies par rapport aux multiplicateurs Dadda exacts.
Niveau cœur : Le remplacement de deux unités de multiplicateur par l'unité reconfigurable unique a entraîné une réduction de 13 % de la surface et une réduction de 11 % de la consommation de puissance pour l'ensemble du cœur, tout en maintenant une performance computationnelle de 1,89 DMIPS/MHz.
Benchmarks d'applications : Les évaluations sur des charges de travail tolérantes aux erreurs (convolution 2D, multiplication de matrices, factorielle, filtres FIR/IIR) ont montré :
- Réduction de puissance : 44 %–52 % en mode exact et 62 %–68 % en mode approximatif par rapport à la conception originale uniquement exacte.
- Efficacité énergétique : Jusqu'à 63 % de réduction de la consommation d'énergie pour les tâches de multiplication de matrices.
- Temps d'exécution : Le mode approximatif a maintenu des temps d'exécution comparables au mode exact, sans pénalité de latence significative observée dans les benchmarks.

Signification
L'article affirme que cette architecture fournit une solution évolutive et efficace pour les déploiements d'IA en périphérie où l'énergie est une contrainte principale. En permettant un contrôle fin, à l'exécution, de la précision numérique via des registres de processeur standards, la conception permet aux systèmes embarqués d'échanger adaptativement la précision contre l'efficacité énergétique en fonction des exigences spécifiques de la charge de travail. La consolidation du matériel exact et approximatif en une seule unité répond aux problèmes de surcharge de surface et de puissance des approches précédentes à double unité, confirmant l'efficacité de l'approximation matérielle adaptative pour des applications tolérantes aux erreurs comme l'inférence de réseaux de neurones.

Articles similaires