A Switched-Capacitor Converter with Switch-Mode Time-Domain Locking and HCI-Based Self-Destruction

Résumé Technique : Un convertisseur à condensateurs commutés avec verrouillage temporel par mode commutation et autodestruction basée sur l'HCI

Énoncé du Problème
Bien que la sécurité du matériel numérique ait progressé grâce aux techniques de cryptographie et de verrouillage de logique, les circuits analogiques et mixtes restent vulnérables aux menaces de la chaîne d'approvisionnement, telles que le piratage de la propriété intellectuelle, la contrefaçon et la rétro-ingénierie. Les techniques de verrouillage analogique existantes souffrent de limitations critiques : l'obfuscation basée sur le biais produit une faible variation de clé incorrecte (IK) en raison de la nature continue des points de fonctionnement analogiques ; les méthodes basées sur le calibrage manquent d'entropie inter-puces ; et les approches basées sur la conception entraînent souvent des surcoûts de surface prohibitifs ou offrent des espaces de clés limités. De plus, les verrous analogiques conventionnels sont souvent « récupérables », permettant aux adversaires d'effectuer des tentatives de force brute illimitées en réinitialisant simplement le circuit. Cet article répond au besoin d'un mécanisme de sécurité matériel robuste et non récupérable pour les circuits de gestion de l'énergie, spécifiquement les convertisseurs à condensateurs commutés (SCC), qui se situent au sommet de la hiérarchie de distribution de puissance dans les conceptions de systèmes sur puce (SoC).

Méthodologie
Les auteurs proposent une architecture de SCC pilotée par clé qui intègre un verrouillage temporel par mode commutation (SMDL) avec un mécanisme d'autodestruction basé sur l'injection de porteurs chauds (HCI).

1. Architecture SMDL : Au lieu d'une horloge périodique, le SCC est piloté par une clé numérique non périodique de 128 bits générée par une fonction physique non clonable (PUF) intégrée. La PUF utilise le déséquilibre des transistors dans un amplificateur à cascode replié (FCA) à entrée différentielle et sortie simple pour générer des bits aléatoires. Ces bits sont conditionnés par une chaîne numérique comprenant un registre à décalage série-parallèle (SIPO) et un contrôleur de longueur de course maximale (MRLC). Le MRLC impose une longueur de course maximale de 2 bits pour garantir que le SCC maintienne un fonctionnement en état quasi-stationnaire (QSS) même avec la clé correcte (CK).
2. Logique Opérationnelle : Lorsque la clé fournie correspond à la référence sur puce (CK), le SCC fonctionne avec une grande efficacité. Si une clé incorrecte (IK) est appliquée, des déphasages spécifiques se produisent, créant des chemins de conduction directe (shoot-through) de l'alimentation d'entrée vers la masse.
3. Autodestruction basée sur l'HCI : L'article exploite le mécanisme de dégradation de la fiabilité par l'HCI. Lors du fonctionnement avec une IK, le courant de passage (shoot-through) soumet les commutateurs NMOS du domaine basse tension (LVD) à des champs électriques latéraux élevés. Pour maximiser cet effet, les commutateurs sont dimensionnés de manière asymétrique, concentrant la chute de tension à travers le NMOS. Les auteurs modélisent le décalage de la tension de seuil ($\Delta V_{th}$) comme un processus à rétroaction positive : à mesure que $\Delta V_{th}$ augmente, la résistance de passage ($R_{on}$) change, modifiant les conditions de contrainte et accélérant davantage la dégradation.
4. Détection et Verrouillage : Un détecteur de temps de démarrage surveille le temps nécessaire pour que la tension de sortie atteigne un seuil stable (2 V). Si une IK provoque un délai de démarrage dépassant une échéance fixée, le détecteur déclenche un verrouillage logique qui désactive les circuits en aval. Crucialement, les dommages accumulés par l'HCI sont irréversibles ; même si la clé correcte est réappliquée plus tard, le décalage de $V_{th}$ empêche le convertisseur d'atteindre sa cible.

Contributions Clés

• Première implémentation SMDL dans les SCC : Ce travail étend la technique SMDL, précédemment appliquée aux amplificateurs et aux références de tension de bande passante, à la couche de distribution de puissance. Cela fournit un « levier de protection » où la sécurisation de l'unité d'alimentation (PSU) sécurise implicitement tous les blocs en aval.
• Sécurité Irréversible via l'HCI : Contrairement aux verrous analogiques récupérables, cette conception introduit un mode de défaillance physique et irréversible. Les tentatives d'accès non autorisées répétées accumulent le stress HCI, dégradant de façon permanente le dispositif jusqu'à ce qu'il ne puisse plus fonctionner, limitant ainsi efficacement les tentatives de force brute.
• Génération de Clé à Haute Entropie : Le système utilise une clé PUF de 128 bits. L'analyse statistique de 100 clés générées montre une entropie de Shannon de 0,993 bit/position et une distribution de poids de Hamming cohérente avec une source idéale Bernoulli(0.5). Après correction de la longueur de course, l'espace de clés effectif est d'environ 89 bits ($8,15 \times 10^{26}$ combinaisons).
• Conception à Faible Surcharge : La conception proposée atteint une surcharge de surface de sécurité de 18,4 %, ce qui est nettement inférieur aux travaux précédents de verrouillage analogique (ex: 116 %–175 % dans des études antérieures). La surcharge de puissance est négligeable (5 µW) en fonctionnement autorisé.

Résultats

• Analyse Statistique : Le MRLC parvient à contraindre la longueur de course maximale à 2 sans dégrader significativement l'unicité de la clé (la distance de Hamming inter-clés reste à ~49,75 %). L'espace de clés effectif est réduit de $2^{128}$ à $\approx 2^{89}$ en raison de la contrainte de longueur de course, ce qui rend toujours la recherche exhaustive infaisable (estimée à $10^{14}$ années).
• Dégradation des Performances : Sous condition de clé incorrecte, l'efficacité de conversion de puissance (PCE) chute considérablement. Avec 64 bits incorrects, la PCE passe de 0,86 à 0,29, et la tension de sortie chute de 2,18 V à 1,96 V.
• Impact de l'HCI : Les résultats de simulation indiquent qu'après un $\Delta V_{th}$ cumulé de 100 mV, la tension de sortie tombe à 1,84 V et le temps de démarrage augmente à 23,7 µs. Un $\Delta V_{th}$ d'environ 160–180 mV rend le convertisseur inopérant, même avec la clé correcte.
• Fenêtre d'Attaque : Le temps requis pour accumuler suffisamment de dommages HCI pour détruire la puce (environ 3,5 ans de stress cumulé, ou ~14 ans de tentatives de sondage non autorisées) est 14 ordres de grandeur plus court que le temps nécessaire pour épuiser l'espace de clés de 89 bits. La probabilité qu'un attaquant par force brute réussisse avant l'autodestruction est calculée à $\approx 1,15 \times 10^{-14}$.
• Robustesse : La boucle de contrôle de la PUF maintient la stabilité (gain DC > 60 dB, marge de phase > 45°) à travers les variations de processus et les températures allant de -40°C à 100°C.

Signification
L'article affirme que cette conception offre une base évolutive pour sécuriser les circuits analogiques à commutation en intégrant l'authentification directement dans le mécanisme de distribution de puissance. En combinant un verrouillage temporel à haute entropie avec un mécanisme de destruction physique, le système élimine l'« avantage de l'attaque répétée » inhérent aux verrous analogiques récupérables. Les auteurs soulignent que la conception atteint des surcharges de puissance et de surface plus faibles que les travaux précédents tout en offrant une dégradation de performance négligeable en fonctionnement autorisé. Ce travail positionne le SCC non seulement comme une source de puissance, mais comme un gardien primaire de la sécurité du système, garantissant que tout accès non autorisé mène à une défaillance matérielle permanente plutôt qu'à une simple interruption transitoire.