A Switched-Capacitor Converter with Switch-Mode Time-Domain Locking and HCI-Based Self-Destruction

技術要約：スイッチモード・タイムドメイン・ロッキングとHCIベースの自己破壊機能を備えたスイッチドキャパシタ・コンバータ

問題提起
デジタルハードウェアセキュリティは、暗号技術やロジックロッキングを通じて大きく進歩してきたが、アナログおよび混合信号回路は、知的財産（IP）の盗用、模倣品、リバースエンジニアリングといったサプライチェーンの脅威に対して依然として脆弱である。既存のアナログロッキング技術には決定的な限界がある。バイアスベースの難読化は、アナログ動作点の連続的な性質により、誤ったキー（IK）による変動が低くなる傾向がある。また、キャリブレーションベースの手法はチップ間のエントロピーに欠け、設計ベースのアプローチは、過大な面積オーバーヘッドを招くか、あるいは限定的なキースペースしか提供できないことが多い。さらに、従来の型のアナログロックは「回復可能」であり、攻撃者が単に回路をリセットすることで、無制限のブルートフォース（総当たり）試行を行えるという問題を抱えている。本論文は、SoC（System-on-Chip）設計における電力供給階層の最上位に位置する、スイッチドキャパシタ・コンバータ（SCC）に特化した、堅牢で非回復可能なハードウェアセキュリティメカニズムの必要性に対処するものである。

手法
著者らは、スイッチモード・タイムドメイン・ロッキング（SMDL）とホットキャリア注入（HCI）ベースの自己破壊メカニズムを統合した、キー駆動型SCCアーキテクチャを提案している。

1. SMDLアーキテクチャ： 定期的なクロックの代わりに、SCCはオンチップの物理複製困難関数（PUF）によって生成される128ビットの非周期的なデジタルキーによって駆動される。このPUFは、差動入力シングルエンド・フォールドキャスコード増幅器（FCA）におけるトランジスタのミスマッチを利用してランダムビットを生成する。これらのビットは、シリアルイン・パラレルアウト（SIPO）シフトレジスタと最大ランレングス制御器（MRLC）からなるデジタルチェーンによって条件付けられる。MRLCは、正しいキー（CK）が適用された際にSCCが準定常状態（QSS）動作を維持できるよう、最大ランレングスを2ビットに制限する。
2. 動作ロジック： 供給されたキーがオンチップのリファレンス（CK）と一致する場合、SCCは高い効率で動作する。誤ったキー（IK）が適用された場合、特定の位相不一致が発生し、入力電源からグランドへの直接導通パス（シュートスルー）が形成される。
3. HCIベースの自己破壊： 本論文は、HCIによる信頼性劣化メカニズムを利用している。IK動作中、シュートスルー電流は低電圧ドメイン（LVD）のNMOSスイッチに高い横方向電界を印加する。この効果を最大化するために、スイッチは非対称にサイズ設計され、NMOSにかかる電圧降下を集中させる。著者らは、閾値電圧のシフト（$\Delta V_{th}$）を正のフィードバックプロセスとしてモデル化している。すなわち、$\Delta V_{th}$が増加するにつれてスイッチのオン抵抗（$R_{on}$）が変化し、それがストレス条件を変化させ、さらなる劣化を加速させる。
4. 検出とロック： スタートアップ・タイム検出器が、出力電圧が安定した閾値（2 V）に達するまでの時間を監視する。IKによってスタートアップ遅延が設定されたデッドラインを超えた場合、検出器はダウンストリームの回路を無効化するロジックロックをトリガーする。極めて重要な点として、蓄積されたHCIによる損傷は不可逆的である。たとえ後で正しいキーが再適用されたとしても、シフトした$V_{th}$によってコンバータは目標出力に到達できなくなる。

主な貢献

• SCCにおける初のSMDL実装： 本研究は、増幅器やバンドギャップリファレンスに適用されていたSMDL技術を、電力供給レイヤーへと拡張した。これにより、「保護のレバレッジ」を提供し、PSU（電源ユニット）を保護することで、その下流にあるすべてのブロックを暗黙的に保護する。
• HCIによる不可逆的なセキュリティ： 回復可能なアナログロックとは異なり、本設計は物理的かつ不可逆的な故障モードを導入している。繰り返される不正アクセス試行はHCIストレスを蓄積させ、デバイスを永久に劣化させ、機能不能にする。これにより、ブルートフォース試行の回数を実質的に制限できる。
• 高エントロピーなキー生成： システムは128ビットのPUFキーを利用する。100個の生成キーの統計分析により、シャノンエントロピーは0.993 bit/positionであり、ハミング重み分布は理想的なBernoulli(0.5)ソースと一致している。ランレングス補正後、有効なキースペースは約89ビット（$8.15 \times 10^{26}$ 通りの組み合わせ）となる。
• 低オーバーヘッド設計： 提案された設計は、セキュリティ面積オーバーヘッド18.4%を達成しており、これは先行研究（例：116%–175%）よりも大幅に低い。電力オーバーヘッドは、正当な動作時において無視できる程度（5 µW）である。

結果

• 統計分析： MRLCは、キーのユニークネス（インターキー・ハミング距離が約49.75%）を大幅に損なうことなく、最大ランレングスを2に制約することに成功した。ランレングス制約により、有効なキースペースは$2^{128}$から約$2^{89}$に減少するが、それでも全探索は不可能なレベルである（推定$10^{14}$年）。
• 性能劣化： 誤ったキー条件下では、電力変換効率（PCE）が著しく低下する。64ビットの誤りがある場合、PCEは0.86から0.29へ低下し、出力電圧は2.18 Vから1.96 Vへと減少する。
• HCIの影響： シミュレーション結果によれば、累積的な$\Delta V_{th}$が100 mVに達した後、出力電圧は1.84 Vに低下し、スタートアップ時間は23.7 µsに増加する。約160–180 mVの$\Delta V_{th}$により、正しいキーを使用してもコンバータは動作不能となる。
• 攻撃ウィンドウ： チップを破壊するのに十分なHCI損傷を蓄積するために必要な時間（累積ストレスで約3.5年、または不正なプロービング試行で約14年）は、89ビットのキースペースを使い果たすために必要な時間よりも14桁短い。ブルートフォース攻撃者が自己破壊前に成功する確率は、約$1.15 \times 10^{-14}$と計算される。
• 堅牢性： PUF制御ループは、プロセス変動および温度範囲（-40°Cから100°C）にわたって安定性（DCゲイン > 60 dB、位相余裕 > 45°）を維持する。

意義
本論文は、スイッチングベースのアナログ回路を保護するためのスケーラブルな基盤として、認証を電力供給メカニズム自体に組み込む設計を提示している。高エントロピーなタイムドメイン・ロッキングと物理的な自己破壊メカニズムを組み合わせることで、本システムは、回復可能なアナログロックに固有の「繰り返しの攻撃による優位性」を排除する。著者らは、この設計が、正当な動作下での性能低下を無視できるレベルに抑えつつ、先行研究よりも低い電力および面積オーバーヘッドを実現していることを強調している。本研究は、SCCを単なる電源としてではなく、システムのセキュリティにおける主要なゲートキーパーとして位置づけ、不正アクセスが一時的な中断ではなく、恒久的なハードウェア故障につながることを保証するものである。