ParasGB: A Graph Benchmark Suite for Parasitic Estimation on AMS Circuits

Stellen Sie sich vor, Sie bauen eine riesige, komplizierte Stadt aus LEGO-Steinen. In der frühen Planungsphase skizzieren Sie, wo die Straßen, Häuser und Parks liegen sollen. Vielleicht denken Sie: „Diese Straße sieht kurz aus, also werden Autos sie schnell durchqueren.“ Aber in der realen Welt, sobald Sie die Stadt tatsächlich gebaut haben, stellen Sie fest, dass die Straßen schmaler sind als gedacht, unerwartete Ampeln vorhanden sind und der Boden darunter matschig ist, was alles verlangsamt. In der Welt der Computerchips werden diese „matschigen Böden“ und „engen Straßen“ als Parasitika bezeichnet. Dies sind winzige, unerwünschte elektrische Effekte – wie unsichtbarer Widerstand und Kapazität –, die einschnappen, wenn ein Chip physisch gebaut wird. Diese Effekte können ein schnelles, effizientes Design in ein träges, überhitztes Chaos verwandeln.

Jahrzehntelang mussten Chip-Designer bis ganz zum Ende des Prozesses warten, nachdem sie Monate und Millionen von Dollar in den physischen Layout-Bau investiert hatten, um diese Parasitika zu messen. Wenn der Chip zu langsam ist, müssen sie ihn wieder abreißen und von vorne beginnen – ein wenig so, als würde man feststellen, dass die LEGO-Stadt zu schwer für den Tisch ist, erst nachdem man jeden einzelnen Stein verklebt hat. Dies ist ein langsames, teures Spiel aus „Raten und Prüfen“. Kürzlich haben Wissenschaftler begonnen, eine Art künstliche Intelligenz namens Graph Neural Networks (GNNs) einzusetzen, um diese Probleme frühzeitig vorherzusagen. Stellen Sie sich eine GNN wie einen superintelligenten Detektiv vor, der den Bauplan (das Schema) betrachtet und versucht zu erraten, wie die fertige Stadt aussehen wird, einschließlich aller versteckten Staus, noch bevor ein einziger Stein gelegt wurde. Da es jedoch bisher keine faire Möglichkeit gab, zu testen, ob diese KI-Detektive wirklich gut in ihrem Job sind, weil jeder verschiedene, geheime Baupläne zur Ausbildung verwendete, war eine Lösung nötig.

Dieses Paper stellt ParasGB vor, einen neuen, Open-Source „Trainingsplatz“ für diese KI-Detektive. Die Forscher haben eine massive, standardisierte Bibliothek aus realen Chip-Designs erstellt, die bereits erfolgreich gebaut und getestet wurden (ein Prozess, der als „Tape-out“ bezeichnet wird). Sie haben die exakten elektrischen Daten aus diesen echten Chips extrahiert und sie in ein riesiges Puzzle verwandelt, das die KI lösen soll. Das Paper stellt fest, dass Standard-KI-Modelle bei dieser Aufgabe Schwierigkeiten haben – sie werden oft durch die extremen Unterschiede in der Größe oder Skalierung dieser elektrischen Effekte verwirrt –, während spezialisierte Modelle, die speziell für Chip-Schaltkreise entwickelt wurden, deutlich besser abschneiden. Die Autoren zeigen, dass wir durch die Verwendung dieses neuen Benchmarks endlich verschiedene KI-Methoden fair vergleichen und identifizieren können, welche wirklich bereit sind, Designern dabei zu helfen, schnellere, bessere Chips zu bauen, ohne Zeit durch kostspielige Fehler zu verschwenden.

Die Geschichte von ParasGB

Das Problem: Der „Geist“ in der Maschine

Stellen Sie sich vor, Sie entwerfen ein Rennauto. Sie zeichnen auf dem Papier den perfekten Motor und eine aerodynamische Karosserie. Aber Sie wissen nicht, dass das Metall, das Sie verwenden werden, etwas schwerer ist als gedacht, oder dass der Wind das Auto anders treffen wird, sobald es sich tatsächlich bewegt. In der Chip-Entwicklung sind diese „Geister“ parasitäre Resistenz und Kapazität. Resistenz ist wie Reibung, die die Elektrizität bremst, und Kapazität ist wie ein Schwamm, der elektrische Ladung aufsaugt. In modernen Chips, die kleiner als ein Sandkorn sind, sind diese Effekte gewaltig. Sie können bis zu 80 % der Verzögerung auf dem Weg eines Signals ausmachen.

Traditionell erfahren Designer erst von diesen Geistern, nachdem sie das physische Layout fertiggestellt haben. Wenn der Chip zu langsam ist, müssen sie zurückgehen und das Design ändern, was so ist, als würde man den Motor des Rennwagens neu bauen, nachdem das Rennen bereits begonnen hat. Dieser Zyklus ist langsam und unglaublich teuer. Das Ziel dieser Forschung ist es, diese Geister vorherzusagen, bevor der Chip gebaut wird, indem eine KI den Bauplan betrachtet und sagt: „Hey, dieser Draht wird zu schmal sein, und dieser Teil wird zu heiß werden.“

Das fehlende Puzzleteil: Ein fairer Test

Seit einer Weile versuchen Forscher, KI-Modelle (speziell Graph Neural Networks) zu entwickeln, um diese Parasitika vorherzusagen. Aber es gab ein großes Problem: Es gab keinen gemeinsamen Test, um zu sehen, wer der Beste ist. Es war, als gäbe es fünf verschiedene Fahrschulen, die ihre Schüler jeweils auf einer anderen, geheimen Strecke testen. Einige nutzten winzige Strecken, andere riesige; einige hatten Schlamm, andere Eis. Ohne eine Standardstrecke konnte man nicht sagen, ob ein Schüler ein guter Fahrer war oder nur Glück hatte.

Das Paper argumentet, dass bisherige Versuche feststeckten, weil sie sich auf kleine, veraltete oder private Daten stützten. Man kann keine Weltklasse-KI bauen, wenn man sie nur mit Spielzeugautos trainiert. Die Forscher brauchten einen massiven, hochwertigen Datensatz von echten, funktionierenden Chips, um diese Modelle fair zu trainen und zu testen.

Die Lösung: ParasGB

Hier kommt ParasGB ins Spiel. Die Autoren haben die erste Open-Source-Benchmark-Suite für diese spezifische Aufgabe geschaffen. Sie sammelten Daten von echten Chips, die bereits hergestellt wurden und nachweislich funktionieren. Diese Chips beinhalten sowohl analoge Schaltkreise (die kontinuierliche Signale wie Schall oder Radiowellen verarbeiten) als auch SRAM (die Speicherchips, die Daten in Ihrem Telefon oder Computer speichern).

Sie nahmen diese realen Designs, die mit professionellen Industriewerkzeugen erstellt wurden, und wandelten sie in „Graphen“ um. In diesem Graphen sind die elektronischen Komponenten (wie Transistoren) die Knoten (Punkte) und die Drähte, die sie verbinden, sind die Kanten (Linien). Die „Labels“ oder Antworten, die die KI vorhersagen soll, sind die exakten Werte von Resistenz und Kapazität für jeden Teil des Graphen.

Der Datensatz ist riesig und vielfältig:

• Analoge Schaltkreise: Diese reichen von winzigen Blöcken mit 231 Knoten bis hin zu größeren Modulen mit fast 7.000 Knoten. Die Werte hier sind unglaublich klein, oft im Bereich von $10^{-14}$ bis $10^{-13}$ Farad (eine Einheit der Kapazität).
• SRAM-Schaltkreise: Dies sind die Giganten. Das kleinste SRAM-Design im Datensatz hat etwa 17.600 Knoten, während das größte beeindruckende 11,7 Millionen Knoten und 55,2 Millionen Kanten aufweist.

Diese Vielfalt ist entscheidend. Sie zwingt die KI dazu, zu lernen, wie sie sowohl winzige, empfindliche Schaltkreise als auch massive, komplexe Strukturen handhabt.

Die Herausforderungen: Der „Long Tail“

Das Paper hebt einige schwierige Hürden hervor, die diese Aufgabe für die KI kompliziert machen. Ein großes Problem ist die Label-Imbalance (Ungleichverteilung der Kennzeichnung). In der realen Welt haben die meisten Drähte eine sehr kleine Resistenz oder Kapazität, aber einige wenige kritische Drähte haben riesige Werte. Es ist wie in einem Klassenzimmer, in dem 99 % der Schüler 100 Punkte haben, aber ein einziger Schüler 1.000.000 Punkte hat. Wenn eine KI einfach für alle „100“ rät, erzielt sie vielleicht eine hohe Durchschnittsnote, wird aber den einen Schüler, der tatsächlich Hilfe benötigt, völlig übersehen. Das Paper zeigt, dass diese „extremen“ Werte oft die wichtigsten für die Leistung des Chips sind, obwohl sie selten vorkommen.

Eine weitere Herausforderung ist die strukturelle Heterogenität. Jeder Chip sieht anders aus. Einer könnte ein dichtes Geflecht von Verbindungen sein, ein anderer ein spärliches Gitter. Eine KI, die lernt, einen Typ von Chip vorherzusagen, könnte bei einem anderen völlig versagen.

Die Experimente: Wer gewinnt das Rennen?

Die Forscher testeten viele verschiedene KI-Modelle auf diesem neuen Benchmark. Sie verglichen „allgemeine“ Graph-Modelle (die gut in vielen Dingen sind, aber nicht auf Chips spezialisiert sind) mit „schaltkreis-spezifischen“ Modellen (die mit Wissen darüber aufgebaut wurden, wie Elektronik funktioniert).

Die Ergebnisse waren eindeutig:

• Allgemeine Modelle: Standard-KI-Modelle wie GCN und GAT hatten Schwierigkeiten, insbesondere bei den schwierigsten Schaltkreisen. Bei einigen schweren analogen Schaltkreisen schnitten sie so schlecht ab, dass ihre Vorhersagen schlechter als reines Raten waren (angezeigt durch negative Scores).
• Spezialisierte Modelle: Modelle, die speziell für Schaltkreise entwickelt wurden, wie CircuitGCL und CircuitGPS, schnitten signifikant besser ab. Beispielsweise erreichte CircuitGCL bei der Aufgabe der Vorhersage der Kopplungskapazität (wie stark sich Drähte gegenseitig beeinflussen) in SRAM-Chips konsistent die höchste Genauigkeit und die besten F1-Scores über alle Testfälle hinweg.
• Die „schwierigen“ Fälle: Das Paper stellt fest, dass die größten Gewinne bei den schwierigsten Schaltkreisen erzielt wurden. Dort, wo allgemeine Modelle versagten, gelang es den spezialisierten Modellen, negative Vorhersagen in positive zu verwandeln, was beweist, dass das Verständnis der spezifischen Physik des Schaltkreises der KI hilft, bessere Schätzungen abzuge de.

Was das bedeutet

ParasGB ist nicht nur ein Datensatz; es ist ein neuer Standard. Es bietet eine „Goldstandard“-Basis für Forscher, um ihre Ideen zu testen. Durch die Verwendung von echten, bewährten Daten schließt es die Lücke zwischen akademischer Theorie und realer Ingenieurstechnik. Das Paper legt nahe, dass wir zwar Fortschritte machen, das Feld aber immer noch vor erheblichen Herausforderungen durch Datenungleichgewicht und die enorme Komplexität verschiedener Chip-Designs steht.

Der Weg nach vorne ist jedoch nun klarer. Mit einem einheitlichen Benchmark können Forscher aufhören, das Rad neu zu erfinden, und sich statn darauf konzentrieren, bessere, robustere KI-Modelle zu bauen. Diese Modelle könnten schließlich Designern helfen, Probleme frühzeitig vorherzusagen, was die Anzahl der kostspieligen Neuentwürfe reduziert und die Erstellung der nächsten Generation schnellerer, effizienterer Elektronik beschleunigt. Das Paper schließt mit dem Hinweis, dass dies ein großer Schritt ist, aber erst der Anfang – zukünftige Arbeiten müssen das Spektrum auf noch mehr Arten von Chips und Prozesstechnologien ausweiten.