🤖 machine learning

ParasGB: A Graph Benchmark Suite for Parasitic Estimation on AMS Circuits

Dit artikel introduceert ParasGB, de eerste open-source benchmark suite met grootschalige, hoogwaardige RC-netwerken afkomstig van tape-out-bewezen ontwerpen om reproduceerbare evaluatie mogelijk te maken en uitdagingen aan te pakken in het gebruik van graph neural networks voor pre-layout parasitair schatten voor analoge en gemengde signalen-circuits.

Oorspronkelijke auteurs: Jiajun Zou, Jiawei Liu, Ao Liu, Junnong Tian, Yibin Zhang, Chengjie Liu, Yuxi Wang, Shan Shen, Wenhua Gu, Jun Yang, Wenjian Yu

Gepubliceerd 2026-07-28

📖 8 min leestijd🧠 Diepgaand

CC BY 4.0

Oorspronkelijke auteurs: Jiajun Zou, Jiawei Liu, Ao Liu, Junnong Tian, Yibin Zhang, Chengjie Liu, Yuxi Wang, Shan Shen, Wenhua Gu, Jun Yang, Wenjian Yu

Oorspronkelijk artikel gelicentieerd onder CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Dit is een AI-gegenereerde uitleg van het onderstaande artikel. Het is niet geschreven of goedgekeurd door de auteurs. Raadpleeg het oorspronkelijke artikel voor technische nauwkeurigheid. Lees de volledige disclaimer

Stel je voor dat je een enorme, ingewikkelde stad bouwt van LEGO-stenen. In de vroege stadia van de planning schets je waar de wegen, huizen en parken moeten komen. Je denkt misschien: "Deze weg ziet er kort uit, dus auto's zullen er snel doorheen zoeven." Maar in de echte wereld, zodra je de stad daadwerkelijk bouwt, merk je dat de wegen smaller zijn dan je dacht, dat er onverwachte verkeerslichten zijn en dat de grond eronder zompig is, wat alles vertraagt. In de wereld van computerchips worden deze "zompige grond" en "smalle wegen" parasitics genoemd. Dit zijn kleine, ongewenste elektrische effecten — zoals onzichtbare weerstand en capaciteit — die binnensluipen wanneer een chip daadwerkelijk fysiek wordt gebouwd. Deze effecten kunnen een snel, efficiënt ontwerp veranderen in een traag, oververhit rommeltje.

Decennialang hebben chipontwerpers moeten wachten tot het allerlaatste stadium van het proces, nadat ze maandenlang miljoenen dollars hebben uitgegeven aan het bouwen van de fysieke lay-out, om deze parasitics te meten. Als de chip te traag is, moeten ze hem afbreken en opnieuw beginnen, een beetje alsof je beseft dat je LEGO-stad te zwaar is voor de tafel pas nadat je elke steen hebt vastgelijmd. Dit is een traag en duur spel van "raden en controleren". Recentelijk zijn wetenschappers begonnen met het gebruik van een type kunstmatige intelligentie genaamd Graph Neural Networks (GNNs) om deze problemen vroegtijdig te voorspellen. Denk aan een GNN als een super slimme detective die naar het blauwdruk (het schema) kijkt en probeert te raden hoe de voltooide stad eruit zal zien, inclusief alle verborgen verkeersopstoppingen, nog voordat er een enkele steen is gelegd. Echter, tot nu toe was er geen eerlijke manier om te testen of deze AI-detectives daadwerkelijk goed waren in hun werk, omdat iedereen verschillende, geheime blauwdrukken gebruikte om hen op te leiden.

Dit artikel introduceert ParasGB, een nieuwe, open-source "trainingsgrond" voor deze AI-detectives. De onderzoekers hebben een enorme, gestandaardiseerde bibliotheek van echte chipontwerpen gemaakt die al succesvol zijn gebouwd en getest (een proces dat "tape-out" wordt genoemd). Ze hebben de exacte elektrische gegevens uit deze echte chips geëxtraheerd en deze omgezet in een gigantische puzzel voor AI om op te lossen. Het artikel stelt vast dat terwijl standaard AI-modellen moeite hebben met deze taak — ze raken vaak in de war door de extreme verschillen in hoe groot of klein deze elektrische effecten zijn — gespecialiseerde modellen die specifiek voor chipcircuits zijn ontworft, veel beter presteren. De auteurs laten zien dat we door dit nieuwe benchmark te gebruiken, eindelijk verschillende AI-methoden eerlijk kunnen vergelijken en kunnen identificeren welke er echt klaar voor zijn om ontwerpers te helpen snellere, betere chips te bouwen zonder tijd te verspillen aan kostbare fouten.

Het Verhaal van ParasGB

Het Probleem: De "Geest" in de Machine

Stel je voor dat je een racewagen ontwerpt. Je tekent de perfecte motor en aerodynamische carrosserie op papier. Maar je weet niet dat het metaal dat je zult gebruiken iets zwaarder is dan je dacht, of dat de wind de auto anders zal raken zodra deze daadwerkelijk in beweging komt. In het chipontwerp zijn deze "geesten" parasitaire weerstand en capaciteit. Weerstand is als wrijving die elektriciteit vertraagt, en capaciteit is als een spons die een elektrische lading absorbeert. In moderne chips, die kleiner zijn dan een korrel zand, zijn deze effecten enorm. Ze kunnen tot wel 80% van de vertraging in de reis van een signaal veroorzaken.

Traditioneel ontdekken ontwerpers pas over deze geesten nadat ze de fysieke lay-out hebben voltooid. Als de chip te traag is, moeten ze teruggaan naar het ontwerp, wat lijkt op het opnieuw ontwerpen van de motor van de racewagen nadat de race al is begonnen. Deze cyclus is traag en ongelooflijk duur. Het doel van dit onderzoek is om deze geesten te voorspellen voordat de chip wordt gebouwd, door AI te gebruiken om naar de blauwdruk te kijken en te zeggen: "Hé, deze draad gaat te smal worden, en dat onderdeel zal te heet worden."

Het Ontbrekende Stuk: Een Eerlijke Test

Een tijdje lang hebben onderzoekers geprobeerd AI-modellen (specifiek Graph Neural Networks) te bouwen om deze parasitics te voorspellen. Maar er was een groot probleem: er was geen gemeenschappelijke test om te zien wie de beste was. Het was alsof je vijf verschillende rijscholen had, die elk hun studenten testten op een andere, geheime baan. De een gebruikte kleine banen, de ander grote; de een had modder, de ander ijs. Zonder een standaardbaan kon je niet zien of een student een goede bestuurder was of gewoon geluk had.

Het artikel stelt dat eerdere pogingen vastliepen omdat ze vertrouwden op kleine, verouderde of private data. Je kunt geen wereldklasse AI bouwen als je deze alleen traint op speelgoedauto's. De onderzoekers hadden een enorme, hoogwaardige dataset nodig van echte, werkende chips om deze modellen eerlijk te trainen en te testen.

De Oplossing: ParasGB

Hier komt ParasGB in beeld. De auteurs hebben de eerste open-source benchmark suite gecreëerd voor deze specifieke taak. Ze hebben gegevens verzameld van echte chips die al zijn geproduceerd en bewezen werken. Deze chips bevatten zowel Analoge circuits (die continue signalen verwerken zoals geluid of radiogolven) als SRAM (de geheugenchips die gegevens opslaan in je telefoon of computer).

Ze hebben deze echte ontwerpen, die zijn gemaakt met professionele industriële tools, omgezet in "grafen". In deze graaf zijn de elektronische componenten (zok als transistoren) de nodes (punten), en de draden die hen verbinden zijn de edges (lijnen). De "labels" of antwoorden die ze willen voorspellen zijn de exacte waarden van weerstand en capaciteit voor elk deel van de graaf.

De dataset is enorm en gevarieerd:

Analoge Circuits: Deze variëren van kleine blokken met 231 nodes tot grotere modules met bijna 7.000 nodes. De waarden hier zijn ongelooflijk klein, vaak in de orde van grootte van $10^{-14}$ tot $10^{-13}$ Farad (een eenheid van capaciteit).
SRAM-circuits: Dit zijn de reuzen. Het kleinste SRAM-ontwerp in de set heeft ongeveer 17.600 nodes, terwijl de grootste een verbijsterende 11,7 miljoen nodes en 55,2 miljoen edges heeft.

Deze variatie is cruciaal. Het dwingt de AI om te leren hoe het zowel kleine, delicate circuits als enorme, complexe circuits moet afhandelen.

De Uitdagingen: De "Long Tail"

Het artikel belicht een paar lastige hindernissen die deze taak moeilijk maken voor AI. Een groot probleem is label onbalans. In de echte wereld hebben de meeste draden een zeer kleine weerstand of capaciteit, maar een paar kritieke draden hebben enorme waarden. Het is als een klas waar 99% van de leerlingen 100 punten heeft, maar één leerling 1.000.000 punten heeft. Als een AI simpelweg "100" voorspelt voor iedereen, kan het een hoge gemiddelde score halen, maar zal het die ene leerling die echt hulp nodig heeft, volledig missen. Het artikel laat zien dat deze "extreme" waarden vaak de belangrijkste zijn voor de prestaties van de chip, maar dat ze zeldzaam zijn.

Een andere uitdaging is structurele heterogeniteit. Elke chip ziet er anders uit. De ene kan een dicht bos van verbindingen zijn, terwijl de andere een ijle raster is. Een AI die leert om één type chip te voorspellen, kan hopeloos falen bij een ander type.

De Experimenten: Wie wint de race?

De onderzoekers hebben veel verschillende AI-modellen getest op deze nieuwe benchmark. Ze vergeleken "algemene" grafenmodellen (die goed zijn in veel dingen maar niet gespecialiseerd voor chips) met "circuit-specifieke" modellen (die zijn gebouwd met kennis van hoe elektronica werkt).

De resultaten waren duidelijk:

Algemene Modellen: Standaard AI-modellen zoals GCN en GAT hadden moeite, vooral met de meest moeilijke circuits. Bij sommige moeilijke analoge circuits presteerden ze zo slecht dat hun voorspellingen slechter waren dan willekeurige gokken (aangegeven door negatieve scores).
Gespecialiseerde Modellen: Modellen die specifelijk voor circuits zijn ontworpen, zoals CircuitGCL en CircuitGPS, presteerden aanzienlijk beter. Bijvoorbeeld, bij de taak van het voorspellen van koppelingscapaciteit (hoeveel draden elkaar beïnvloeden) in SRAM-chips, behaalde CircuitGCL consistent de hoogste nauwkeurigheid en F1-scores over alle testgevallen.
De "Moeilijke" Geval: Het artikel merkt op dat de grootste winst werd geboekt op de moeilijkste circuits. Waar algemene modellen faalden, slaagden de gespecialiseerde modellen erin om negatieve voorspellingen om te zetten in positieve, wat bewijst dat het begrijpen van de specifieke fysica van het circuit de AI helpt betere gokken te doen.

Wat dit betekent

ParasGB is niet alleen een dataset; het is een nieuwe standaard. Het biedt een "gouden standaard" voor onderzoekers om hun ideeën te testen. Door gebruik te maken van echte, bewezen tape-out data, overbrugt het de kloof tussen academische theorie en echte engineering. Het artikel suggereert dat hoewel we vooruitgang boeken, het vakgebied nog steeds aanzienlijke uitdagingen kent met betrekking tot data-onbalans en de enorme complexiteit van verschillende chipontwerpen.

De weg vooruit is echter nu duidelijker. Met een uniforme benchmark kunnen onderzoekers stoppen met het wiel opnieuw uitvinden en zich gaan concentreren op het bouwen van betere, robuustere AI-modellen. Deze modellen zouden uiteindelijk chipontwerpers kunnen helpen om problemen vroegtijdig te voorspellen, waardoor het aantal kostbare herontwerpen wordt verminderd en de creatie van de volgende generatie snellere, efficiëntere elektronica wordt versneld. Het artikel concludeert dat hoewel dit een grote stap is, het slechts het begin is, en dat toekomstig werk meer soorten chips en procestechnologieën zal moeten omvatten.

Technische Samenvatting: ParasGB

Probleemstelling
Naarmate de chipfabricage vordert naar diepe submicron-nodes (7nm en lager) en 3D IC-technologieën opkomen, zijn parasitaire interconnect-effecten (weerstand $R$ en capaciteit $C$ ) een primaire bottleneck geworden voor Analog en Mixed-Signal (AMS) en geheugenontwerp. In tegenstelling tot digitaal ontwerp, waarbij layout geautomatiseerd is, zijn AMS- en geheugenlayouts vaak handmatig en tijdrovend. De impact van parasieten wordt doorgaans pas accuraat vastgelegd tijdens de post-layout extractie, wat leidt tot kostbare ontwerpitraties als prestatieparameters worden gemist. Vroege parasitaire schatting is cruciaal voor het sturen van ontwerpbeslissingen (bijv. driver sizing, bufferinsertie, floorplanning) vóór de finalisering van de layout. De voortgang in Graph Neural Network (GNN)-gebaseerde parasitaire modellering is echter gestagneerd door een gebrek aan publieke, hoogwaardige benchmarks. Bestaande datasets zijn ofwel beperkt tot digitale circuits, schematische analoge taken, of missen post-layout RC-supervisie, wat resulteert in geïsoleerde dataeilanden die reproduceerbaar onderzoek en eerlijke algoritmevergelijking belemmeren.

Methodologie
Het artikel introduceert ParasGB, de eerste open-source benchmark suite voor pre-layout parasitaire parametervoorspelling op circuitgrafen. De methodologie omvat datasetconstructie, graafrepresentatie en een gestandaardiseerd evaluatiekader:

Datasetconstructie: ParasGB maakt gebruik van gegevens uit echte, tape-out-bewezen ontwerpen gegenereerd via commerciële EDA-toolchains.
- Analog Subset: Afgeleid van een 180nm BCD-proces met behulp van Cadence Virtuoso/Spectre en Siemens Calibre xRC. Het bevat 20 ontwerpen (LVDS, BGR, OP, LDO) variërend van micro-schaal blokken tot complexe modules.
- SRAM Subset: Afgeleid van een TSMC 28nm proces met behulp van HSPICE/FineSim en Synopsys StarRC. Het bevat 6 subsets (bijv. digtime, sandwich, ultra8t) variërend van ~18k tot ~11,7M nodes.
Graafrepresentatie: Het framework zet post-layout netlists om in heterogene grafen ( $G=(V, E)$ $G = (V, E)$ ).
- Nodes: Drie typen zijn gedefinieerd: Device nodes (MOSFETs, weerstanden), Net nodes (interconnects) en Pin nodes (terminalen).
- Edges: Topologische edges leggen de schematische connectiviteit vast ($dev2pin$, $pin2net$). Supervisie-edges omvatten effectieve weerstand ( $R_{eff}$ ) en koppelcapaciteit ( $C_c$ ).
- Feature Engineering: Schematische attributen worden gecodeerd als node-features (device geometrie, net connectiviteit, pin rollen) om niet-geobserveerde layout-afhankelijke parasieten te benaderen.
- Label Generatie: Gedistribueerde RC-netwerken worden vereenvoudigd tot gelumpte modellen. Nodes worden gelabeld met grondcapaciteit ( $C_g$ ), terwijl edges worden gelabeld met $R_{eff}$ (berekend via matrix-gebaseerde methoden) en $C_c$ (geaggregeerd voor SRAM).
Taakformulering: De benchmark definieert multi-level taken:
- Granulariteit: Node-niveau ( $C_g$ ) en Edge-niveau ( $R_{eff}$ , $C_c$ ).
- Doelstellingen: Zowel regressie (fijnmazige schatting) als classificatie (magnitude binning) worden ondersteund.
Preprocessing: Om extreme label-imbalans en long-tailed distributies aan te pakken, past het framework logaritmische schaling, percentile-gebaseerde normalisatie en clipping toe naar het $[0, 1]$ interval.

Belangrijkste Bijdragen

Hoogwaardige Dataset: Publicatie van een dataset afgeleid van commerciële EDA-flows met gold-standard parasitaire labels, die zowel analoge als SRAM-ontwerpen over meerdere schalen dekt.
Omvattende Benchmark Suite: Een verenigd evaluatieprotocol dat node/edge-niveau regressie en classificatie dekt voor $C_g$ , $R_{eff}$ en $C_c$ .
Onderzoekskader: Een gebruiksvriendelijke toolkit (gebaseerd op PyTorch Geometric) die de Open Graph Benchmark (OGB) stijl nabootst, voorzien van gestandaardiseerde data loading, automatische scoring en reproduceerbare trainingspipelines.
Identificatie van Uitdagingen: De benchmark legt expliciet kritieke uitdagingen bloot in het domein, waaronder extreme label-imbalans, long-tailed parasitaire distributies en sterke structurele heterogeniteit over verschillende circuittopologieën.

Experimentele Resultaten
De auteurs benchmarkten diverse GNN-architecturen, inclusief algemene modellen (GCN, GAT, GraphSAGE, PNA, SGFormer, PolyNormer) en circuit-specifieke modellen (CircuitGPS, CircuitGCL).

SRAM Taken: Voor edge-level koppelcapaciteit classificatie presteerde CircuitGCL consistent beter dan andere modellen over alle subsets, waarbij het de hoogste Accuracy en F1-scores behaalde. Dit suggereert dat het modelleren van dichte lokale koppelstructuren met circuit-specifieke inductieve bias cruciaal is. Voor node-level grondcapaciteit classificatie varieerde de prestatie per subset, waarbij PolyNormer, CircuitGCL en SGFormer sterktes vertoonden in verschillende ontwerpen, wat de heterogeniteit van SRAM-patronen benadrukt.
Analog Taken: In regressietaken was $C_g$ voorspelling over het algemeen stabieler dan $R_{eff}$ voorspelling. Terwijl algemene modellen goed presteerden op $C_g$ , bleef $R_{eff}$ voorspelling uitdagend, met name op specifieke circuits (bijv. ID 14) waar algemene modellen negatieve $R^2$ opleverden. Circuit-specifieke modellen (CircuitGPS, CircuitGCL) vertoonden significante verbeteringen op deze moeilijke gevallen, waarbij ze negatieve $R^2$ waarden omzetten naar positieve waarden.
Algemene Observaties: De resultaten bevestigen dat circuit-specifieke modellen ontworpen voor parasitaire taken over het algemeen beter presteren dan algemene doel-GNN's, vooral in moeilijk te voorspellen gevallen. De aanhoudende kloof tussen Accuracy en F1-scores in classificatietaken onderstreept echter de moeilijkheid veroorzaakt door label-imbalans.

Betekenis en Claims
Het artikel claimt dat ParasGB een kritiek gat vult in EDA-onderzoek door een fysiek gefundeerd, gestandaardiseerd platform te bieden voor reproduceerbaar onderzoek naar circuit graph learning. Door een verenigde benchmark met hoogwaardige data te vestigen, maakt het mogelijk:

Een eerlijke vergelijking van algoritmen over verschillende circuitdomeinen en schalen.
De studie van model robuustheid en generalisatie in parasitaire-bewuste vormgeving.
De ontwikkeling van effectievere graph foundation models toegesneden op circuit-specifieke taken.

De auteurs positioneren ParasGB niet als een vervanging voor volledige post-layout extractie, maar als een tool om vroege-fase ontwerpexploratie te versnellen en iteratiecycli te verkorten. Ze erkennen beperkingen, waarbij zij opmerken dat de huidige scope beperkt is tot specifieke procesnodes en circuitfamilies, en dat gedetailleerde plaatsings/routing geometrie niet expliciet wordt gemodelleerd, maar beschouwen de suite als een fundamentele stap naar het overbruggen van de kloof tussen academische benchmarks en industriële realiteiten.