⚡ electrical engineering

A Power-Efficient and Noise-Resilient Domino Logic Architecture with Adaptive Keeper Control for Wide Fan-In Applications

Cet article propose une architecture de logique domino économe en énergie et résiliente au bruit pour les applications à large fan-in qui utilise un schéma de contrôle de keeper adaptatif et un réseau de distribution de puissance (PDN) restructuré avec un transistor de pied empilé afin de réduire significativement la consommation d'énergie, d'améliorer les marges de bruit et de renforcer la robustesse face aux variations de processus par rapport aux conceptions conventionnelles.

Auteurs originaux : Manoranjan Meher, Preetisudha Meher

Publié 2026-06-24

📖 5 min de lecture🧠 Analyse approfondie

CC BY 4.0

Auteurs originaux : Manoranjan Meher, Preetisudha Meher

Article original sous licence CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Imaginez que vous dirigez une ligne d'assemblage d'usine très occupée et à grande vitesse. Cette usine est conçue pour prendre des décisions incroyablement vite, mais elle présente quelques problèmes agaçants : elle gaspille beaucoup d'électricité, elle est facilement perturbée par le bruit (comme un cri soudain dans la pièce) et elle perd de l'énergie même lorsqu'elle essaie d'être silencieuse.

Cet article présente une nouvelle façon plus intelligente de faire fonctionner cette usine. Les auteurs, Manoranjan et Preetisudha Meher, ont conçu un système de « Logique Domino » (un type de circuit électronique utilisé dans les puces informatiques rapides) qui résout ces problèmes.

Voici une décomposition simple du fonctionnement de leur nouveau design, en utilisant des analogies de la vie quotidienne :

Le Problème : Le « Gardien de Sécurité Trop Zélé » et le « Seau Percé »

Dans les circuits rapides traditionnels (appelés Logique Domino), il existe deux problèmes principaux :

La Lutte du Gardien de Sécurité (Contention du Keeper) : Imaginez un garde de sécurité (le « keeper ») dont le travail est de garder une porte verrouillée pour que personne n'entre. Mais, parfois, un travailleur (le « réseau de tirage vers le bas » ou pull-down network) doit ouvrir cette porte pour laisser quelque chose sortir. Dans les anciens designs, le garde essaie de maintenir la porte fermée pendant que le travailleur essaie de l'ouvrir. Ils finissent par lutter, ce qui gaspille de l'énergie et ralentit tout.
Le Seau Percé (Fuite de Sous-seuil) : Même lorsque l'usine est inactive, le seau qui contient l'eau (la charge électrique) possède de minuscules trous. L'eau s'écoule lentement. Si le seau est trop grand (beaucoup d'entrées), l'eau fuit si vite que l'usine commet des erreurs.

La Solution : Un Gardien Intelligent et un Seau Renforcé

Les auteurs proposent deux correctifs ingénieux pour résoudre ces problèmes :

1. Le « Gardien de Sécurité Intelligent » (Contrôle Adaptatif du Keeper)

Au lieu d'un garde qui cherche toujours à combattre la porte, leur nouveau garde est intelligent et conditionnel.

Comment ça marche : Le garde n'intervient pour maintenir la porte fermée que si le travailleur n'est pas en train d'essayer de l'ouvrir. Si le travailleur doit ouvrir la porte pour faire son travail, le garde s'écarte instantanément et le laisse passer.
Le Résultat : Plus de combats de lutte ! Cela économise une énorme quantité d'énergie car le garde ne gaspille pas de puissance à combattre le travailleur. Cela rend aussi le système plus rapide car la porte s'ouvre immédiatement quand c'est nécessaire.

2. Le « Seau Renforcé avec un Double Fond » (Réseau de Tirage Modifié)

Pour empêcher l'eau de fuir, ils ont changé la structure du seau.

Comment ça marche : Au lieu d'un seul tuyau laissant l'eau sortir, ils ont empilé deux tuyaux l'un sur l'autre, avec une valve spéciale entre les deux. Cet « empilement » crée un effet de pression qui bloque naturellement les minuscules fuites.
Le Détail : Pour s'assurer que l'eau s'écoule toujours rapidement quand on le veut, ils ont ajouté un second tuyau parallèle. Cela agit comme une voie de secours sur une autoroute. Quand le chemin principal est ouvert, le trafic (l'électricité) circule vite. Mais quand le chemin est fermé, les tuyaux empilés garantissent que les fuites restent minimes.
Le Résultat : Le seau retient son eau beaucoup plus longtemps (meilleure résistance au bruit), mais quand vient le moment de la vider, il se vide aussi vite qu'avant.

La Preuve : Le Test du « Multiplexeur à 128 Entrées »

Pour prouver que leur idée fonctionne, les auteurs ne se sont pas contentés de la théorie ; ils ont construit un cas de test massif. Ils ont créé un Multiplexeur à 128 entrées.

L'Analogie : Imaginez un immense standard téléphonique avec 128 lignes différentes. Le système doit en choisir une pour la connecter à la ligne principale. Faire cela avec 128 lignes à la fois est généralement très désordonné, lent et gourmand en énergie.
Le Test : Ils ont construit ce standard en utilisant leur nouveau design de « Gardien Intelligent » et de « Seau Renforcé » et l'ont comparé au design standard classique.

Les Résultats : Qu'ont-ils trouvé ?

Lorsqu'ils ont analysé les chiffres sur leur conception de puce de 90 nanomètres, les résultats étaient impressionnants :

Économies d'Énergie : Le nouveau design utilise 34 % d'électricité en moins. C'est comme accomplir le même travail mais en payant une facture d'électricité beaucoup plus faible.
Résistance au Bruit : Il est devenu 54 % meilleur pour ignorer les bruits extérieurs. Si quelqu'un criait près de l'usine, le nouveau système ne serait pas confus ; l'ancien pourrait faire une erreur.
Efficacité : Ils ont mesuré le « Produit Puissance-Délai » (un score qui combine vitesse et énergie). Le nouveau design a obtenu un score 33 % meilleur, ce qui signifie qu'il est beaucoup plus efficace globalement.
Fiabilité : Même lorsque la température changeait ou que la fabrication n'était pas parfaite (variations de processus), le nouveau design restait stable. Il ne tombait pas en panne aussi facilement que l'ancien.

En Résumé

Les auteurs ont créé un circuit électronique plus intelligent qui empêche ses composants de se battre entre eux et bouche les minuscules fuites qui gaspillent l'énergie. Ce faisant, ils ont rendu un système plus rapide, qui consomme moins de puissance et qui est beaucoup plus difficile à tromper par le bruit. Ils ont prouvé que cela fonctionne en construisant un immense commutateur à 128 lignes qui a surpassé le design traditionnel dans toutes les catégories majeures.

C'est une victoire pour l'avenir des appareils portables et des ordinateurs rapides, car cela permet de les faire fonctionner plus longtemps et de manière plus fraîche avec une seule charge de batterie.

Résumé Technique : Une Architecture de Logique Domino à Faible Consommation et Résiliente au Bruit avec Contrôle de Keeper Adaptatif pour les Applications à Large Fan-In

Énoncé du Problème
La logique domino (DLG) conventionnelle est largement utilisée dans les circuits VLSI à haute vitesse, particulièrement pour les applications à large fan-in, en raison de sa disposition compacte et de sa capacité parasite plus faible par rapport à la logique statique. Cependant, à mesure que la technologie CMOS évolue vers des nœuds nanométriques (par exemple, 90 nm), la DLG est confrontée à des défis critiques. La réduction de la tension d'alimentation et de la tension de seuil ( $V_{th}$ ) entraîne une augmentation significative du courant de fuite de sous-seuil, ce qui peut décharger le nœud dynamique, dégrader les marges de bruit et provoquer des erreurs logiques. Les portes à large fan-in exacerbent ces problèmes par l'augmentation du partage de charge et de la contention entre le réseau de tirage vers le bas (PDN) et le transistor keeper. Les solutions existantes, telles que les architectures de keeper à haute vitesse ou conditionnelles, font souvent l'impasse sur la robustesse au profit de la vitesse, souffrent d'un surcoût de surface important ou ne parviennent pas à supprimer adéquatement les fuites dans les configurations à grand fan-in.

Méthodologie
Les auteurs proposent une architecture de porte de logique domino (DLG) modifiée, conçue pour traiter simultanément la dissipation de puissance, les fuites et la résilience au bruit sans compromettre la vitesse d'évaluation. La conception, simulée en technologie CMOS 90 nm sous Cadence Virtuoso, intègre deux innovations principales :

Réseau de Keeper Conditionnel : Contrairement aux keepers statiques conventionnels qui restent actifs tout au long de la phase d'évaluation, l'architecture proposée utilise un keeper conditionnel dépendant de l'horloge et des données. Ce réseau n'est activé que lorsque le nœud dynamique est chargé (indiquant l'absence de chemin de décharge actif) et que l'horloge est en phase d'évaluation. Lorsqu'un chemin de décharge valide est établi dans le PDN, le keeper est immédiatement désactivé. Ce mécanisme élimine le courant de contention entre le keeper et le PDN lors des transitions logiques valides, réduisant ainsi la dissipation de puissance dynamique tout en préservant la stabilité du nœud dynamique contre les fuites et le bruit lorsque le nœud doit rester haut.
Réseau de Tirage vers le Bas (PDN) Modifié : Pour atténuer les fuites de sous-seuil et le partage de charge, le PDN est restructuré à l'aide d'une configuration de transistor de pied (footer) empilé. Deux transistors NMOS forment des chemins d'évaluation parallèles connectés en série avec un transistor de pied. Le pied empilé induit un effet de corps, augmentant le potentiel de la source des transistors supérieurs et augmentant leur tension de seuil effective ( $V_{TH,eff}$ ), ce qui supprime exponentiellement les fuites de sous-seuil. Pour contrer la pénalité de délai typiquement associée aux transistors empilés, un transistor parallèle est introduit pour fournir un chemin de décharge supplémentaire, garantissant ainsi le maintien de la vitesse d'évaluation.

Principales Contributions

Contrôle de Keeper Adaptatif : L'introduction d'une condition d'activation du keeper définie par $CLK \cdot \overline{PDN_{ON}}$ , qui supprime complètement la contention keeper-PDN lors des événements de décharge valides.
Topologie PDN Sensible aux Fuites : Une structure de PDN hybride combinant un pied empilé pour la suppression des fuites via la modulation de l'effet de corps et des chemins parallèles pour minimiser la résistance d'évaluation.
Compromis Optimisé : L'architecture atteint un équilibre favorable entre efficacité énergétique, immunité au bruit et vitesse, ciblant spécifiquement les applications de logique OR à large fan-in.

Résultats
La conception proposée a été évaluée par rapport à plusieurs architectures de logique domino existantes (incluant SFDLG, DFDLG, HSDLG, VCDLG, VRKDLG, DOINDLG, FDSTDLG et LPDLG) pour des configurations de 8, 16, 3 2 et 64 entrées. Les principaux résultats de simulation pour une porte OR à 32 entrées sont :

Consommation de Puissance : Une réduction de 34 % de la consommation de puissance moyenne par rapport à la SFDLG conventionnelle.
Immunité au Bruit : Une amélioration de 54 % de la marge de bruit (mesurée via l'Unity Noise Gain Average, UNA).
Efficacité Énergétique : Des réductions de 33 % tant pour le produit Puissance-Délai (PDP) que pour le produit Énergie-Délai (EDP).
Robustesse : La conception a démontré une meilleure tolérance aux variations de processus, de tension et de température (PVT), avec des écarts types plus faibles pour le délai et la puissance par rapport aux conceptions de référence.
Implémentation de Multiplexeur : Un multiplexeur à large fan-in de 128 bits a été implémenté pour valider l'approche. La conception proposée a atteint une réduction de 32 % de la puissance, une amélioration de 21 % de la marge de bruit et une réduction de 32 % du PDP et de l'EDP par rapport à un multiplexeur conventionnel basé sur la logique domino, avec seulement une augmentation négligeable de la surface (1,102x).

Signification
L'article affirme que l'architecture proposée offre une solution supérieure pour les applications contemporaines de logique dynamique à large fan-in économes en énergie, telles que la sélection de ligne de bit dans les mémoires et les chemins de données dans les microprocesseurs superscalaires. En découplant efficacement le compromis entre robustesse au bruit et dissipation de puissance induite par la contention, la conception permet des portes logiques de haute performance qui sont résilientes aux fuites et aux variations de processus sans entraîner de pénalités significatives de surface ou de vitesse. L'implémentation réussie d'un multiplexeur à 128 bits valide davantage la scalabilité et l'applicabilité pratique des stratégies de keeper adaptatif et de PDN modifié proposées dans des systèmes VLSI complexes et de grande échelle.