PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL
यह शोध पत्र PSEC6 के डिज़ाइन, विशिष्टताओं और सिमुलेशन परिणामों को प्रस्तुत करता है, जो कि TSMC 65nm तकनीक में निर्मित एक 8-चैनल 40 GSa/s वेवफॉर्म सैंपलिंग ASIC है, जिसमें एक नवीन 10.24 GHz PLL है और जो उन्नत कण भौतिकी अनुप्रयोगों के लिए पिकोसेकंड-स्तर का टाइमिंग रेजोल्यूशन प्राप्त करता है।
मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें
उच्च-ऊर्जा भौतिकी की दुनिया में, जहाँ वैज्ञानिक ब्रह्मांड के मूलभूत निर्माण खंडों को समझने के लिए कणों को आपस में टकराते हैं, समय सबसे महत्वपूर्ण पैमाना है। जब कण टकराते हैं, तो वे प्रकाश और ऊर्जा की क्षणिक चमक पैदा करते हैं जो एक सेकंड के बहुत छोटे हिस्से में गायब हो जाती है। क्या हुआ था, इसे पुनर्गठित करने के लिए, शोधकर्ताओं को यह मापना होगा कि ये चमकें बिल्कुल कब होती हैं, जो अविश्वसनीय सटीकता के साथ होती है। यदि समय में थोड़ा सा भी अंतर आता है, तो घटना की तस्वीर धुंधली हो जाती है, और वैज्ञानिक यह महत्वपूर्ण विवरण चूक सकते हैं कि कण कैसे परस्पर क्रिया करते हैं या वे कहाँ से उत्पन्न हुए थे। अत्यधिक सामयिक सटीकता (temporal accuracy) की यह आवश्यकता विशेष इलेक्ट्रॉनिक्स के विकास को प्रेरित करती है जो उन गतियों पर संकेतों को कैप्चर करने में सक्षम हों जो पलक झपकने की गति से कहीं अधिक तेज़ हैं। लक्ष्य एक ऐसी प्रणाली बनाना है जो इन तीव्र घटनाओं को बिना किसी डेटा हानि या त्रुटि के स्पष्ट रूप से रिकॉर्ड कर सके, जिससे भौतिकविदों को ब्रह्मांड को पहले से कहीं अधिक स्पष्ट फोकस के साथ देखने में मदद मिल सके।
शोधकर्ताओं की एक टीम ने एक नया इलेक्ट्रॉनिक चिप विकसित किया है जो इन कठिन आवश्यकताओं को पूरा करने के लिए डिज़ाइन किया गया है, जो तेज़ गति वाले संकेतों को कैप्चर करने की संभावनाओं की सीमाओं को आगे बढ़ाता है। यह चिप, जिसे PSEC6 के रूप में जाना जाता है, विद्युत संकेतों के लिए एक हाई-स्पीड कैमरे के रूप से कार्य करती है, जो प्रति सेकंड 40 बिलियन बार वोल्टेज परिवर्तनों के स्नैपशॉट लेने में सक्षम है। इस गति को समझने के लिए, यदि चिप प्रति सेकंड एक स्नैपशॉट लेती, तो एक सेकंड में कैप्चर किए जाने वाले नमूनों की संख्या तक पहुँचने के लिए इसे एक हज़ार साल से अधिक का समय लगता। इस डिवाइस को कंप्यूटर चिप्स के लिए एक मानक विनिर्माण प्रक्रिया का उपयोग करके बनाया गया था, फिर भी यह उस स्तर का प्रदर्शन प्राप्त करता है जो इस विशिष्ट तकनीक में पहले कठिन था। शोधकर्ताओं ने सफलतापूर्वक चिप के व्यवहार को डिजाइन और सिम्युलेट किया, यह पुष्टि करते हुए कि यह आधुनिक कण भौतिकी प्रयोगों के लिए आवश्यक अत्यधिक गति को संभाल सकता है और सटीक माप के लिए आवश्यक स्थिरता बनाए रख सकता है।
ऐसे डिवाइस बनाने में मुख्य चुनौती गति और बाद में पढ़े जाने के लिए डेटा को पर्याप्त समय तक थामे रखने की क्षमता के बीच संतुलन बनाना है। चिप में आठ अलग-अलग चैनल हैं, जिनमें से प्रत्येक एक स्वतंत्र रिकॉर्डिंग स्टेशन के रूप में कार्य करता है। प्रत्येक चैनल के भीतर, चिप एक 'स्विच्ड कैपेसिटर एरे' (switched capacitor array) नामक विधि का उपयोग करती है, जो पानी की एक बूंद पकड़ने और थामने वाले छोटे बर्तनों की एक श्रृंखला की तरह काम करती है, जो एक विद्युत संकेत का प्रतिनिधित्व करती है। यहाँ नवाचार इन रिकॉर्डिंग बैंकों के दो अलग-अलग प्रकारों का उपयोग करना है। बैंकों का एक सेट बहुत कम अवधि में अत्यंत तेज़ी से डेटा कैप्चर करता है, जबकि दूसरा सेट बहुत लंबी अवधि में धीरे-धीरे रिकॉर्ड करता है। यह दोहरा दृष्टिकोण चिप को कण टकराव के तीव्र, तेज़ विवरणों को पकड़ने के साथ-साथ बैकग्राउंड शोर का दीर्घकालिक रिकॉर्ड रखने की अनुमति देता है, जो वैज्ञानिकों को उनके उपकरणों को कैलिब्रेट करने और वास्तविक संकेतों को स्टेटिक (static) से अलग करने में मदद करता है। तेज़ बैंक केवल 1.6 बिलियनवें सेकंड तक की समय अवधि को कैप्चर कर सकते हैं, जबकि धीमा बैंक 200 बिलियनवें सेकंड से अधिक के निरंतर प्रवाह को रिकॉर्ड कर सकता है।
इस तीव्र सैंपलिंग को संचालित करने के लिए, चिप एक अत्यधिक सटीक आंतरिक क्लॉक पर निर्भर करती है, जिसे 'फेज़-लॉक्ड लूप' (phase-locked loop) नामक घटक के रूप में जाना जाता है। यह क्लॉक एक ऐसा सिग्नल उत्पन्न करती है जो 10.24 बिलियन चक्र प्रति सेकंड की आवृत्ति पर दोलन करता है, जो वह धड़कन है जो सैंपलिंग स्विच को यह बताती है कि कब खुलना और बंद होना है। एक मानक कंप्यूटर चिप के भीतर ऐसी तेज़ और स्थिर क्लॉक बनाना कठिन है क्योंकि उच्च गति अक्सर 'जिटर' (jitter) की ओर ले जाती है, जो समय के उतार-चढ़ाव में होने वाली सूक्ष्म, यादृच्छिक भिन्नता है जो डेटा को धुंधला कर सकती है। टीम ने एक कस्टम क्लॉक सिस्टम डिज़ाइन किया जो इन विविधताओं को न्यूनतम करता है, जिससे एक ऐसी समय स्थिरता का अनुमान लगाया गया है जो इतनी सूक्ष्म है कि त्रुटि को फेम्टोसेकंड (femtoseconds) में मापा जाता है, जो समय की एक इतनी छोटी इकाई है जिसे कल्पना करना भी कठिन है। सिमुलेशन बताते हैं कि यह क्लॉक सिस्टम बहुत कम बिजली की खपत करता है, जिससे यह डिटेक्टरों के बड़े समूहों में अत्यधिक ऊर्जा खर्च किए बिना कुशलतापूर्वक उपयोग करने के लिए पर्याप्त है।
चिप के माध्यम से विद्युत संकेत का मार्ग भी डेटा के आकार को संरक्षित करने के लिए सावधानीपूर्वक इंजीनियर किया गया है। जैसे ही सिग्नल चिप में प्रवेश करता है, यह बफ़र्स के माध्यम से गुजरता है जो इसके आकार को विकृत किए बिना इसे प्रवर्धित (amplify) करते हैं, यह सुनिश्चित करते हुए कि सिग्नल के तेज़ बढ़ते किनारों (rising edges) को सटीक रूप से कैप्चर किया जाए। डिज़ाइन टीम ने विशिष्ट प्रकार के ट्रांजिस्टर—जो बिजली के प्रवाह को नियंत्रित करने वाले सूक्ष्म स्विच हैं—को चुना है ताकि तेज़ स्विचिंग के लिए आवश्यक उच्च वोल्टेज को संभालते हुए एक विस्तृत बैंडविड्थ बनाए रखी जा सके। यह बैंडविड्थ, जो सिग्नल के फ्रीक्वेंसी स्पेक्ट्रम के कितने हिस्से को कैप्चर किया जा सकता है, यह निर्धारित करती है, और इसके 4 गीगाहर्ट्ज़ तक पहुँचने का अनुमान है। इसका अर्थ है कि चिप उन संकेतों को पूरी निष्ठा से पुनरुत्पादित कर सकती है जो बहुत तेज़ी से बदलते हैं, जो कणों की परस्पर क्रिया के सूक्ष्म विवरणों को हल करने के लिए एक आवश्यकता है। चिप का आउटपुट एनालॉग रूप में रहता है, जिसका अर्थ है कि यह एक निरंतर विद्युत तरंग है, जिसे फिर कंप्यूटर विश्लेषण के लिए डिजिटल नंबरों में परिवर्तित करने हेतु एक बाहरी उपकरण को भेजा जाता है।
इन प्रयोगों में बिजली की खपत एक प्रमुख चिंता है, क्योंकि बड़े डिटेक्टरों में हजारों ऐसे चिप्स हो सकते हैं। सिमुलेशन संकेत देते हैं कि PSEC6 चिप के प्रत्येक आठ चैनलों में से प्रत्येक चैनल सैंपलिंग के दौरान लगभग 20 मिलीवाट बिजली की खपत करता है, जो इतने उच्च प्रदर्शन के लिए अपेक्षाकृत कम मात्रा है। आंतरिक क्लॉक सिस्टम अन्य 15.7 मिलीवाट जोड़ता है। पूरा चिप एक बहुत छोटे क्षेत्र, लगभग 2.7 वर्ग मिलीमीटर का है, फिर भी यह जटिल डिजिटल नियंत्रण, एनालॉग सिग्नल पथ और हाई-स्पीड क्लॉक को एक ही सिलिकॉन पीस पर एकीकृत करता है। डिज़ाइन में विद्युत उछाल (surges) से नाजुक आंतरिक सर्किटों की रक्षा करने और संचालन के दौरान उत्पन्न होने वाली गर्मी को प्रबंधित करने के लिए भी सुविधाएँ शामिल हैं।
शोधकर्ताओं ने परियोजना के डिज़ाइन और सिमुलेशन चरणों को पूरा कर लिया है और चिप के भौतिक उत्पादन के लिए विनिर्देशों (specifications) को एक निर्माता को भेज दिया है। सिमुलेशन भविष्यवाणी करते हैं कि चिप वांछित टाइमिंग रेजोल्यूशन और बैंडविड्थ प्राप्त करेगी, लेकिन अंतिम प्रमाण तभी आएगा जब भौतिक डिवाइस का प्रयोगशाला में परीक्षण किया जाएगा। टीम वर्तमान में चिप के कारखाने से आने के बाद उसके परीक्षण के लिए आवश्यक उपकरण और विधियों को तैयार कर रही है। यदि भौतिक परिणाम सिमुलेशन से मेल खाते हैं, तो यह नया चिप भविष्य के प्रयोगों के लिए एक शक्तिशाली उपकरण प्रदान करेगा, जिससे वैज्ञानिक उस सटीकता के साथ समय को मापने में सक्षम होंगे जो पहले पहुंच से बाहर थी। यह कार्य विज्ञान के लिए इलेक्ट्रॉनिक्स की इंजीनियरिंग में एक महत्वपूर्ण प्रगति का प्रतिनिधित्व करता है, जो यह प्रदर्शित करता है कि मानक विनिर्माण तकनीकों का उपयोग करके अत्यधिक विशिष्ट, अल्ट्रा-फास्ट उपकरण बनाना संभव है।
अपने क्षेत्र के पेपरों की भीड़ में उलझे हुए हैं?
आपके रिसर्च कीवर्ड से मेल खाने वाले सबसे नए और अलग सोच वाले पेपरों का रोज़ाना Digest पाएँ—तकनीकी सारांश के साथ, आपकी भाषा में।