PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL

고에너지 물리학의 세계에서, 과학자들이 우주의 근본적인 구성 요소를 이해하기 위해 입자들을 서로 충돌시킬 때, 시간은 가장 결정적인 척도가 됩니다. 입자들이 충돌하면 찰나의 순간 동안 빛과 에너지의 일시적인 번쩍임이 발생하며 이는 순식간에 사라집니다. 이 사건을 재구성하기 위해 연구자들은 이 번쩍임이 정확히 언제 발생하는지를 놀라운 정밀도로 측정해야 합니다. 만약 타이밍이 아주 미세하게라도 어긋난다면, 사건의 모습은 흐릿해질 것이며, 과학자들은 입자들이 어떻게 상호작용하는지 또는 어디에서 기원했는지에 대한 중요한 세부 정보를 놓칠 수도 있습니다. 이러한 극한의 시간적 정확성에 대한 필요성은 눈 깜빡임보다 훨씬 빠른 속도로 신호를 포착할 수 있는 특수 전자 장치의 개발을 이끌고 있습니다. 목표는 데이터를 잃거나 오류를 도입하지 않고 이러한 급격한 사건들을 명확하게 기록할 수 있는 시스템을 구축하여, 물리학자들이 이전보다 더 선명한 초점으로 우주를 볼 수 있게 하는 것입니다.

한 연구팀은 이러한 까다로운 요구 사항을 충족하기 위해 설계되었으며, 움직이는 신호를 포착하는 가능성의 경계를 넓히는 새로운 전자 칩을 개발했습니다. PSEC6라고 알려진 이 칩은 전기 신호를 위한 고속 카메라 역할을 하며, 초당 400억 번의 속도로 전압 변화의 스냅샷을 찍을 수 있습니다. 이 속도를 체감하기 위해, 만약 이 칩이 1초에 한 번씩 스냅샷을 찍는다면, 단 1초 동안 포착하는 샘플의 수에 도달하는 데 천 년 이상의 시간이 걸릴 것입니다. 이 장치는 컴퓨터 칩을 위한 표준 제조 공정을 사용하여 제작되었음에도 불구하고, 이 특정 기술에서 이전에 도달하기 어려웠던 수준의 성능을 달성했습니다. 연구진은 칩의 동작을 성공적으로 설계하고 시뮬레이션했으며, 이를 통해 현대 입자 물리학 실험에 필요한 극한의 속도를 처리하면서도 정확한 측정을 위한 안정성을 유지할 수 있음을 확인했습니다.

이러한 장치를 제작하는 데 있어 핵심적인 과제는 속도와 데이터를 나중에 읽을 수 있을 만큼 오래 유지하는 능력 사이의 균상(balance)을 맞추는 데 있습니다. 칩은 각각 독립적인 기록 스테이션 역할을 하는 8개의 별도 채널을 포함하고 있습니다. 각 채널 내부에서 칩은 스위치드 커패시터 어레이(switched capacitor array)라는 방법을 사용하는데, 이는 전기 신호를 나타내는 물 한 방울을 받아내고 붙잡아 두는 일련의 작은 양동이처럼 작동합니다. 여기서의 혁신은 두 가지 서로 다른 유형의 기록 뱅크를 사용하는 것입니다. 한 세트의 뱅크는 매우 짧은 기간 동안 극도로 빠르게 데이터를 포착하는 반 반면, 다른 한 세트는 훨씬 긴 시간 동안 더 느리게 기록합니다. 이러한 이중 접근 방식 덕분에 칩은 입자 충돌의 날카롭고 빠른 세부 사항을 포착하는 동시에, 과학자들이 장비를 교정하고 실제 신호와 정적(static)을 구별하는 데 도움이 되는 배경 소음의 장기적인 기록을 유지할 수 있습니다. 빠른 뱅크는 16억 분의 1초 동안 지속되는 시간 창을 포착할 수 있는 반면, 느린 뱅크는 2,000억 분의 1초 이상 연속적인 스트림을 기록할 수 있습니다.

이러한 급격한 샘플링을 구동하기 위해, 칩은 위상 고정 루프(phase-locked loop)로 알려진 매우 정밀한 내부 클록에 의존합니다. 이 클록은 샘플링 스위치가 언제 열리고 닫힐지를 알려주는 심장 박동인, 초당 102.4억 번의 주기로 진동하는 신호를 생성합니다. 표준 컴퓨터 칩 내부에 이토록 빠르고 안정적인 클록을 만드는 것은 어렵습니다. 왜냐하면 높은 속도는 종종 지터(jitter), 즉 데이터를 흐릿하게 만들 수 있는 미세하고 무작위적인 타이밍 변화를 유발하기 때문입니다. 연구팀은 이러한 변동을 최소화하는 맞춤형 클록 시스템을 설계했으며, 오차가 페미초 단위로 측정될 만큼 매우 미세한 타이밍 안정성을 예측했습니다. 시뮬레이션 결과에 따르면 이 클록 시스템은 전력을 매우 적게 소비하여, 과도한 에너지를 소모하지 않고도 대규모 검출기 배열에서 효율적으로 사용될 수 있습니다.

전기 신호가 칩을 통과하는 경로 또한 데이터의 형태를 보존하도록 정교하게 설계되었습니다. 신호가 칩에 들어오면, 신호의 형태를 왜곡하지 않고 증폭하는 버퍼를 통과하며, 이를 통해 신호의 빠른 상승 엣지(rising edges)가 정확하게 포착되도록 합니다. 설계 팀은 빠른 스위칭에 필요한 높은 전압을 처리하면서도 넓은 대역폭을 유지할 수 있도록 특정 유형의 트랜지스터(전류의 흐름을 제어하는 미세한 스위치)를 선택했습니다. 이 대역폭은 신호의 주파수 스펙트럼 중 얼마나 많은 부분을 포착할 수 있는지를 결정하며, 4기가헤르츠에 도달할 것으로 예측됩니다. 이는 칩이 매우 빠르게 변하는 신호를 충실하게 재현할 수 있음을 의미하며, 이는 입자 상호작용의 미세한 세부 사항을 분해하는 데 필수적입니다. 칩의 출력은 아날로그 형태, 즉 연속적인 전기 파동 상태로 유지되며, 이는 이후 컴퓨터 분석을 위한 디지털 숫자로 변환하기 위해 외부 장치로 전송됩니다.

전력 소비는 대형 검출기에 이러한 칩이 수천 개 포함될 수 있기 때문에 주요한 관심사입니다. 시뮬레이션에 따르면 PSEC6 칩의 8개 채널 각각은 샘플링하는 동안 약 20밀리와트의 전력을 소비하며, 이는 높은 성능 대비 상대적으로 낮은 수치입니다. 내부 클록 시스템은 또 다른 15.7밀리와트를 추가합니다. 전체 칩은 약 2.7제곱밀리미터라는 매우 작은 면적을 차지하면서도 복잡한 디지털 제어, 아날로그 신호 경로, 그리고 고속 클록을 단일 실리콘 조각 위에 모두 통합합니다. 설계에는 섬세한 내부 회로를 전기적 서지로부터 보호하고 작동 중에 발생하는 열을 관리하는 기능이 포함되어 있습니다.

연구진은 프로젝트의 설계 및 시뮬레이션 단계를 완료하였으며, 물리적인 칩을 생산하기 위해 사양을 제조업체에 전달했습니다. 시뮬레이션은 칩이 원하는 타이밍 해상도와 대역폭을 달 Achieve 할 것이라고 예측하지만, 최종적인 증거는 물리적인 장치가 실험실에서 테스트될 때만 얻을 수 있습니다. 팀은 현재 칩이 공장에서 도착하는 대로 테스트하는 데 필요한 장비와 방법을 준비하고 있습니다. 만약 물리적 결과가 시뮬레이션과 일치한다면, 이 새로운 칩은 과학자들이 이전에 도달할 수 없었던 정밀도로 시간을 측정할 수 있게 함으로써 미래의 실험을 위한 강력한 도구가 될 것입니다. 이 작업은 표준 제조 기술을 사용하여 고도로 특화된 초고속 계측기를 구축하는 것이 가능하다는 것을 보여주며, 과학을 위한 전자 공학 분야의 중요한 진전을 나타냅니다.