PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL

In de wereld van de hogere fysica, waar wetenschappers deeltjes tegen elkaar aan laten botsen om de fundamentele bouwstenen van het universum te begrijpen, is tijd de meest kritische liniaal. Wanneer deeltjes botsen, creëren ze vluchtige flitsen van licht en energie die verdwijnen in een fractie van een seconde. Om te reconstrueren wat er is gebeurd, moeten onderzoekers exact meten wanneer deze flitsen optreden met een ongelooflijke precisie. Als de timing zelfs maar een minuscuul fractie afwijkt, wordt het beeld van de gebeurtenis wazig, en kunnen wetenschappers cruciale details over hoe deeltjes interageren of waar ze vandaan kwamen, missen. Deze behoefte aan extreme temporele nauwkeurigheid drijft de ontwikkeling aan van gespecialiseerde elektronica die in staat is signalen vast te leggen met snelheden die de knipoog van een oog ver overstijgen. Het doel is om een systeem te creëren dat deze snelle gebeurtenissen helder kan registreren, zonder gegevens te verliezen of fouten te introduceren, waardoor natuurkundigen het universum met een scherpere focus dan ooit tevoren kunnen zien.

Een team van onderzoekers heeft een nieuwe elektronische chip ontwikkeld die ontworpen is om aan deze veeleisende vereisten te voldoen, waarbij de grenzen van wat mogelijk is bij het vastleggen van snel bewegende signalen worden opgezocht. Deze chip, bekend als PSEC6, fungeert als een hogesnelheidscamera voor elektrische signalen, in staat om snapshots te maken van spanningsveranderingen met een snelheid van 40 miljard keer per seconde. Om deze snelheid in perspectief te plaatsen: als de chip elke seconde één snapshot zou maken, zou het meer dan duizend jaar duren om hetzelfde aantal monsters te bereiken als het aantal samples dat het in een enkele seconde vastlegt. Het apparaat is gebouwd met behulp van een standaard fabricageproces voor computerchips, maar het bereikt een prestatieniveau dat voorheen moeilijk te bereiken was in deze specifieke technologie. De onderzoekers hebben het gedrag van de chip succesvol ontworpen en gesimuleerd, waarmee is bevestigd dat de chip de extreme snelheden die vereist zijn voor moderne deeltjesfysica-experimenten kan verwerken, terwijl de stabiliteit behouden blijft die nodig is voor nauwkeurige metingen.

De kernuitdaging bij het bouwen van een dergelijk apparaat ligt in het balanceren van snelheid met het vermogen om gegevens lang genoeg vast te houden om later uit te kunnen lezen. De chip bevat acht afzonderlijke kanalen, die elk fungeren als een onafhankelijke registratiestations. Binnen elk kanaal gebruikt de chip een methode die een switched capacitor array wordt genoemd, die werkt als een reeks kleine emmertjes die een druppel water opvangen en vasthouden die een elektrisch signaal vertegenwoordigt. De innovatie hier is het gebruik van twee verschillende soorten van deze registratiebanken. Eén set banken legt gegevens extreem snel vast over een zeer korte periode, terwijl een andere set langzamer registreert over een veel langere duur. Deze dubbele aanpak stelt de chip in staat om de scherpe, snelle details van een deeltjesbotsing te vangen, terwijl het ook een langetermijnverslag bijhoudt van de achtergrondruis, wat wetenschappers helpt hun instrumenten te kalibreren en echte signalen te onderscheiden van statische ruis. De snelle banken kunnen een tijdsvenster vastleggen dat slechts 1,6 miljardste van een seconde duurt, terwijl de langzame bank een continue stroom kan registreren van meer dan 200 miljardste van een seconde.

Om deze snelle bemonstering aan te drijven, vertrouwt de chip op een uiterst precieze interne klok, een component die een phase-locked loop wordt genoemd. Deze klok genereert een signaal dat oscilleert op een frequentie van 10,24 miljard cycli per seconde, wat de hartslag is die de bemonsteringsschakelaars vertelt wanneer ze moeten openen en sluiten. Het creëren van een dergelijke snelle en stabiele klok binnen een standaard computerchip is moeilijk omdat hoge snelheden vaak leiden tot jitter, of minuscule, willekeurige variaties in de timing, die de gegevens kunnen vervagen. Het team heeft een aangepast kloksysteem ontworpen dat deze variaties minimaliseert, waarbij zij een tijdsstabiliteit voorspellen die zo fijn is dat de fout wordt gemeten in femtoseconden, een tijdseenheid die zo klein is dat het moeilijk voor te stellen is. De simulaties suggereren dat dit kloksysteem zeer weinig stroom verbruikt, waardoor het efficiënt genoeg is om te worden gebruikt in grote arrays van detectoren zonder excessieve energie te verbruiken.

Het pad dat het elektrische signaal door de chip aflegt, is ook zorgvuldig ontworpen om de vorm van de gegevens te behouden. Terwijl het signaal de chip binnenkomt, gaat het door buffers die het versterken zonder de vorm ervan te vervormen, wat ervoor zorgt dat de snelle stijgende randen van het signaal nauwkeurig worden vastgelegd. Het ontwerpteam koos specifieke typen transistoren, de minuscule schakelaars die de stroom van elektriciteit regelen, om de hoge voltages aan te kunnen die nodig zijn voor snelle schakeling terwijl de bandbreedte breed blijft. Deze bandbreedte, die bepaalt hoeveel van het frequentiespectrum van het signaal kan worden vastgelegd, zal naar verwachting 4 gigahertz te bereiken. Dit betekent dat de chip signalen die zeer snel veranderen getrouw kan reproduceren, een noodzaak voor het oplossen van de fijne details van deeltjesinteracties. De output van de chip blijft in analoge vorm, wat betekent dat het een continue elektrische golf is, die vervolgens naar een extern apparaat wordt gestuurd om te worden omgezet in digitale getallen voor computeranalyse.

Energieverbruik is een groot punt van zorg in deze experimenten, aangezien grote detectoren duizenden van deze chips kunnen bevatten. De simulaties geven aan dat elk van de acht kanalen op de PSEC6-chip ongeveer 20 milliwatt aan vermogen verbruikt tijdens het bemonsteren, een relatief laag aantal voor een dergelijke hoge prestatie. Het interne kloksysteem voegt nog eens 15,7 milliwatt toe. De gehele chip neemt een zeer klein oppervlak in beslag, ongeveer 2,7 vierkante millimeter, en integreert toch complexe digitale controles, analoge signaalpaden en de hogesnelheidsklok op een enkel stuk silicium. Het ontwerp bevat functies om de delicate interne circuits te beschermen tegen elektrische pieken en om de warmte te beheren die tijdens de werking wordt gegenereerd.

De onderzoekers hebben de ontwerp- en simulatiefases van het project voltooid en hebben de specificaties naar een fabrikant gestuurd om de fysieke chips te laten produceren. De simulaties voorspellen dat de chip de gewenste tijdsresolutie en bandbreedte zal bereiken, maar het definitieve bewijs komt pas wanneer het fysieke apparaat in een laboratorium wordt getest. Het team bereidt momenteel de apparatuur en methoden voor die nodig zijn om de chip te testen zodra deze uit de fabriek arriveert. Als de fysieke resultaten overeenkomen met de simulaties, zal deze nieuwe chip een krachtig hulpmiddel bieden voor toekomstige experimenten, waardoor wetenschappers de tijd kunnen meten met een precisie die voorheen onbereikbaar was. Het werk vertegenwoordigt een belangrijke stap voorwaarts in de engineering van elektronica voor de wetenschap, en demonstreert dat het mogelijk is om hooggespecialiseerde, ultrasnelle instrumenten te bouwen met behulp van standaard fabricagetechnieken.