PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL

En el mundo de la física de altas energías, donde los científicos hacen chocar partículas para comprender los componentes fundamentales del universo, el tiempo es la regla más crítica. Cuando las partículas colisionan, crean destellos fugaces de luz y energía que desaparecen en una fracción de segundo. Para reconstruir lo sucedido, los investigadores deben medir exactamente cuándo ocurren estos destellos con una precisión increíble. Si el tiempo falla incluso por una fracción minúscula, la imagen del evento se vuelve borrosa y los científicos podrían perder detalles cruciales sobre cómo interactúan las partículas o dónde se originaron. Esta necesidad de una precisión temporal extrema impulsa el desarrollo de electrónica especializada capaz de capturar señales a velocidades que superan con creces el parpadeo de un ojo. El objetivo es crear un sistema que pueda registrar estos eventos rápidos con claridad, sin perder datos ni introducir errores, permitiendo a los físicos ver el universo con un enfoque más nítido que nunca antes.

Un equipo de investigadores ha desarrollado un nuevo chip electrónico diseñado para cumplir con estos exigentes requisitos, desafiando los límites de lo posible en la captura de señales de movimiento rápido. Este chip, conocido como PSEC6, actúa como una cámara de alta velocidad para señales eléctricas, capaz de tomar instantáneas de cambios de voltaje a una tasa de 40 mil millones de veces por segundo. Para poner esta velocidad en perspectiva, si el chip tomara una instantánea cada segundo, tardaría más de mil años en alcanzar el mismo número de muestras que captura en un solo segundo. El dispositivo fue construido utilizando un proceso de fabricación estándar para chips de computadora, pero logra un nivel de rendimiento que anteriormente era difícil de alcanzar en esta tecnología específica. Los investigadores diseñaron y simularon con éxito el comportamiento del chip, confirmando que puede manejar las velocidades extremas requeridas para los experimentos modernos de física de partículas manteniendo la estabilidad necesaria para mediciones precisas.

El desafío central en la construcción de tal dispositivo reside en equilibrar la velocidad con la capacidad de retener los datos el tiempo suficiente para ser leídos más tarde. El chip contiene ocho canales separados, cada uno actuando como una estación de grabación independiente. Dentro de cada canal, el chip utiliza un método llamado matriz de capacitores conmutados, que funciona como una serie de diminutos cubos que atrapan y retienen una gota de agua que representa una señal eléctrica. La innovación aquí es el uso de dos tipos diferentes de estos bancos de registro. Un conjunto de bancos captura datos extremadamente rápido durante un periodo muy corto, mientras que otro conjunto registra más lentamente durante una duración mucho mayor. Este enfoque dual permite al chip capturar los detalles agudos y rápidos de una colisión de partículas y, al mismo tiempo, mantener un registro a largo plazo del ruido de fondo, lo que ayuda a los científicos a calibrar sus instrumentos y distinguir las señales reales del estática. Los bancos rápidos pueden capturar una ventana de tiempo de apenas 1.6 milmillonésimas de segundo, mientras que el banco lento puede registrar un flujo continuo de más de 200 milmillonésimas de segundo.

Para impulsar este muestreo rápido, el chip depende de un reloj interno altamente preciso, un componente conocido como bucle de fase cerrada (phase-locked loop). Este reloj genera una señal que oscila a una frecuencia de 10.24 mil millones de ciclos por segundo, que es el latido que indica a los interruptores de muestreo cuándo abrirse y cerrarse. Crear un reloj tan rápido y estable dentro de un chip de computadora estándar es difícil porque las altas velocidades suelen provocar jitter, o variaciones temporales diminutas y aleatorias que pueden emborronar los datos. El equipo diseñó un sistema de reloj personalizado que minimiza estas variaciones, prediciendo una estabilidad de tiempo tan fina que el error se mide en femtosegundos, una unidad de tiempo tan pequeña que es difícil de imaginar. Las simulaciones sugieren que este sistema de reloj consume muy poca energía, lo que lo hace lo suficientemente eficiente como para ser utilizado en grandes arreglos de detectores sin consumir energía excesiva.

El camino que la señal eléctrica recorre a través del chip también está cuidadosamente diseñado para preservar la forma de los datos. A medida que la señal entra en el chip, pasa a través de buffers que la amplifican sin distorsionar su forma, asegurando que los bordes de subida rápidos de la señal se capturen con precisión. El equipo de diseño eligió tipos específicos de transistores, los diminutos interruptores que controlan el flujo de electricidad, para manejar los altos voltajes requeridos para el cambio rápido manteniendo un ancho de banda amplio. Este ancho de banda, que determina cuánto del espectro de frecuencia de la señal puede ser capturado, se predice que alcanzará los 4 gigahercios. Esto significa que el chip puede reproducir fielmente señales que cambian muy rápidamente, una necesidad para resolver los detalles finos de las interacciones de partículas. La salida del chip permanece en forma analógica, lo que significa que es una onda eléctrica continua, que luego se envía a un dispositivo externo para ser convertida en números digitales para el análisis computacional.

El consumo de energía es una preocupación importante en estos experimentos, ya que los grandes detectores pueden contener miles de estos chips. Las simulaciones indican que cada uno de los ocho canales del chip PSEC6 consume aproximadamente 20 milivatios de potencia mientras realiza el muestreo, una cantidad relativamente baja para tal alto rendimiento. El sistema de reloj interno añade otros 15.7 milivatios. El chip completo ocupa un área muy pequeña, de aproximadamente 2.7 milímetros cuadrados, pero integra controles digitales complejos, rutas de señales analógicas y el reloj de alta velocidad, todo en una sola pieza de silicio. El diseño incluye características para proteger los delicados circuitos internos de las sobretensiones eléctricas y para gestionar el calor generado durante la operación.

Los investigadores han completado las fases de diseño y simulación del proyecto y han enviado las especificaciones a un fabricante para que produzca los chips físicos. Las simulaciones predicen que el chip alcanzará la resolución temporal y el ancho de banda deseados, pero la prueba final llegará solo cuando el dispositivo físico sea probado en un laboratorio. El equipo está preparando actualmente el equipo y los métodos necesarios para probar el chip una vez que llegue de la fábrica. Si los resultados físicos coinciden con las simulaciones, este nuevo chip proporcionará una herramienta poderosa para futuros experimentos, permitiendo a los científicos medir el tiempo con una precisión que antes estaba fuera de alcance. El trabajo representa un paso significativo hacia adelante en la ingeniería de la electrónica para la ciencia, demostrando que es posible construir instrumentos altamente especializados y ultra rápidos utilizando técnicas de fabricación estándar.