PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL

高エネルギー物理学の世界では、科学者たちが宇宙の基本構成要素を理解するために粒子を衝突させていますが、そこでは時間が最も重要な物差しとなります。粒子が衝突すると、一瞬のうちに消え去る光とエネルギーの束が生まれます。何が起きたのかを再構成するために、研究者たちはこれらの閃光がいつ発生したかを驚異的な精度で正確に測定しなければなりません。もしタイミングがわずかでもずれてしまうと、イベントの画像はぼやけてしまい、粒子がどのように相互作用し、どこから発生したのかという極めて重要な詳細を見逃してしまう可能性があります。この極限の経時的正確さへの要求が、瞬きよりも遥かに速い速度で信号を捉えることができる特殊な電子機器の開発を後押ししています。目標は、データを失ったりエラーを導入したりすることなく、これらの急速なイベントを鮮明に記録できるシステムを作り上げ、物理学者がこれまで以上に鋭い焦点で宇宙を観察できるようにすることです。

ある研究チームは、こうした厳しい要求を満たすために設計された、高速で動く信号の捕捉における限界を押し広げる新しい電子チップを開発しました。「PSEC6」として知られるこのチップは、電気信号の高速カメラとして機能し、毎秒400億回の割合で電圧変化のスナップショットを撮ることができます。この速度を理解するために、もしチップが1秒間に1回スナップショットを撮るとしたら、1秒間に捉えるサンプル数に達するまでに1,0{0}0年以上かかる計算になります。このデバイスはコンピュータチップの標準的な製造プロセスを用いて構築されましたが、この特定の技術において以前は到達が困難であったレベルの性能を実現しています。研究者たちはチップの挙動を設計・シミュレーションすることに成功し、現代の素粒子物理学実験に求められる極限の速度を処理しながら、正確な測定に必要な安定性を維持できることを確認しました。

このようなデバイスを構築する上での核心的な課題は、速度と、後で読み取るためにデータを保持し続ける能力とのバランスを取ることにあります。チップには8つの独立したチャンネルが含まれており、それぞれが独立した記録ステーションとして機能します。各チャンネル内では、チップは「スイッチド・キャパシタ・アレイ」と呼ばれる手法を使用しており、これは電気信号を表す水の滴を受け止めて保持する、一連の小さなバケツのような働きをします。ここでの革新は、2種類の異なる記録バンクを使用している点にあります。一方のバンクのセットは、非常に短い期間にわたって極めて迅速にデータを捕捉し、もう一方のセットは、より長い時間にわたって緩やかに記録を行います。この二段構えのアプローチにより、チップは粒子衝突の鋭く速い詳細を捉えつつ、背景ノイズの長期的な記録も保持することができ、これが科学者による計器の校正や、本物の信号と静電気（スタティック）の区別に役立ちます。高速バンクはわずか16億分の1秒間の時間窓を捉えることができ、一方で低速バンクは2000億分の1秒を超える連続したストリームを記録できます。

この急速なサンプリングを駆動するために、チップは「フェーズ・ロックド・ループ」として知られる非常に精密な内部クロックに依存しています。このクロックは、毎秒102.4億サイクルの周波数で振動する信号を生成し、それがサンプリング・スイッチをいつ開閉するかを指示する鼓動となります。このような高速で安定したクロックを標準的なコンピュータチップ内に作成することは困難です。なぜなら、高速化はしばしば「ジッター」、つまりデータの輪郭をぼやけさせる微細でランダムなタイミングの変動を引き起こすからです。チームは、これらの変動を最小限に抑えるカスタムクロックシステムを設計し、エラーがフェムト秒（想像もつかないほど微小な時間の単位）で測定されるほどの精緻なタイミング安定性を予測しました。シミュレーションによれば、このクロックシステムは消費電力が非常に低く、過剰なエネルギーを消費することなく、大規模な検出器の配列で使用できるほど効率的です。

電気信号がチップ内を通る経路も、データの形状を保持するように注意深く設計されています。信号がチップに入ると、バッファを通過して形状を歪めることなく増幅され、信号の速い立ち上がりエッジが正確に捉えられることが保証されます。設計チームは、高速なスイッチングに必要な高電圧を扱いながら、広い帯域幅を維持するために、特定の種類のトランジスタ（電流の流れを制御する微細なスイッチ）を選択しました。この帯域幅は、信号の周波数スペクトルのどれだけの範囲を捉えられるかを決定するもので、4ギガヘルツに達すると予測されています。これは、チップが非常に急速に変化する信号を忠実に再現できることを意味し、粒子相互作用の微細な詳細を解明するために不可欠な要素です。チップの出力はアナログ形式のまま、つまり連続的な電気波形として維持され、その後、コンピュータ解析のためのデジタル数値に変換するために外部デバイスへと送られます。

電力消費は、大規模な検出器には数千ものこれらのチップが含まれる可能性があるため、重要な懸念事項です。シミュレーションによれば、PSEC6チップの各8チャンネルは、サンプリング中に約20ミリワットの電力を消費し、これはこれほどの高性能としては比較的低い量です。内部クロックシステムはさらに15.7ミリワットを加えます。チップ全体は約2.7平方ミリメートルという非常に小さな面積を占めていますが、複雑なデジタル制御、アナログ信号経路、そして高速クロックのすべてを単一のシリコン上に統合しています。設計には、デリケートな内部回路を電気的なサージから保護し、動作中に発生する熱を管理するための機能も含まれています。

研究者たちはプロジェクトの設計およびシミュレーション段階を完了し、物理的なチップを製造するために仕様書をメーカーに送りました。シミュレーションは、チップが所望のタイミング分解能と帯域幅を達成することを予測していますが、最終的な証明は、物理的なデバイスが研究所でテストされた時にのみもたらされます。チームは現在、工場からチップが到着した際にテストするために必要な装置と手法の準備を進めています。もし物理的な結果がシミュレーションと一致すれば、この新しいチップは将来の実験における強力なツールとなり、科学者がこれまで到達できなかった精度で時間を測定することを可能にするでしょう。この成果は、標準的な製造技術を用いて高度に専門化された超高速計器を構築することが可能であることを示しており、科学のためのエレクトロニクス工学における重要な前進を象徴しています。